首頁 電源管理 線性與低壓差 (LDO) 穩壓器
首頁
電源管理
線性與低壓差 (LDO) 穩壓器

TPS74401

現行

3-A、低 VIN (0.8-V)、低雜訊、高 PSRR、可調式超低壓降電壓穩壓器

立即訂購
產品規格表

TPS74401

現行
產品規格表 立即訂購

產品詳細資料

Rating Catalog Vin (max) (V) 5.5 Vin (min) (V) 0.8 Iout (max) (A) 3 Output options Adjustable Output Vout (max) (V) 3.6 Vout (min) (V) 0.8 Noise (µVrms) 20 PSRR at 100 KHz (dB) 50 Iq (typ) (mA) 3 Features Enable, Power good, Soft start Thermal resistance θJA (°C/W) 27 Load capacitance (min) (µF) 2.2 Regulated outputs (#) 1 Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 120 Operating temperature range (°C) -40 to 125
Rating Catalog Vin (max) (V) 5.5 Vin (min) (V) 0.8 Iout (max) (A) 3 Output options Adjustable Output Vout (max) (V) 3.6 Vout (min) (V) 0.8 Noise (µVrms) 20 PSRR at 100 KHz (dB) 50 Iq (typ) (mA) 3 Features Enable, Power good, Soft start Thermal resistance θJA (°C/W) 27 Load capacitance (min) (µF) 2.2 Regulated outputs (#) 1 Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 120 Operating temperature range (°C) -40 to 125
TO-263 (KTW) 7 153.924 mm² 10.1 x 15.24 VQFN (RGR) 20 12.25 mm² 3.5 x 3.5 VQFN (RGW) 20 25 mm² 5 x 5
  • Input voltage range: 1.1V to 5.5V
  • Adjustable start-up in-rush control
  • 1% accuracy over line, load, and temperature

  • VBIAS permits low VIN operation with good transient response

  • Adjustable output: 0.8V to 3.6V
  • Ultra-low dropout:
    • 115mV (typical, legacy chip) at 3.0A
    • 120mV (typical, new chip) at 3.0A
  • Stable with any or no output capacitor (legacy chip)

  • Stable with any output capacitor ≥2.2µF (new chip)

  • Power-good (PG) output allows supply monitoring or provides a sequencing signal for other supplies
  • Packages:
    • 5mm × 5mm × 1mm VQFN (RGW)
    • 3.5mm × 3.5mm VQFN (RGR), and DDPAK-7 (legacy chip)
  • Input voltage range: 1.1V to 5.5V
  • Adjustable start-up in-rush control
  • 1% accuracy over line, load, and temperature

  • VBIAS permits low VIN operation with good transient response

  • Adjustable output: 0.8V to 3.6V
  • Ultra-low dropout:
    • 115mV (typical, legacy chip) at 3.0A
    • 120mV (typical, new chip) at 3.0A
  • Stable with any or no output capacitor (legacy chip)

  • Stable with any output capacitor ≥2.2µF (new chip)

  • Power-good (PG) output allows supply monitoring or provides a sequencing signal for other supplies
  • Packages:
    • 5mm × 5mm × 1mm VQFN (RGW)
    • 3.5mm × 3.5mm VQFN (RGR), and DDPAK-7 (legacy chip)

The TPS74401 low-dropout (LDO) linear regulators provide an easy-to-use robust power-management option for a wide variety of applications. The user-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current on start-up. The soft-start is monotonic and designed for powering many different types of processors and application-specific integrated circuits (ASICs). The enable input and power-good output allow easy sequencing with external regulators. Complete flexibility lets the user configure a plan that meets the sequencing requirements of field-programmable gate arrays (FPGAs), digital signal processors (DSPs), and other applications with specific start-up requirements.

A precision reference and error amplifier deliver 1% accuracy over load, line, temperature, and process. The device is stable without an output capacitor (legacy chip) or with any type of capacitor ≥ 2.2µF (new chip). The device is fully specified from TJ = –40°C to +125°C.

The TPS74401 low-dropout (LDO) linear regulators provide an easy-to-use robust power-management option for a wide variety of applications. The user-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current on start-up. The soft-start is monotonic and designed for powering many different types of processors and application-specific integrated circuits (ASICs). The enable input and power-good output allow easy sequencing with external regulators. Complete flexibility lets the user configure a plan that meets the sequencing requirements of field-programmable gate arrays (FPGAs), digital signal processors (DSPs), and other applications with specific start-up requirements.

A precision reference and error amplifier deliver 1% accuracy over load, line, temperature, and process. The device is stable without an output capacitor (legacy chip) or with any type of capacitor ≥ 2.2µF (new chip). The device is fully specified from TJ = –40°C to +125°C.

filter 尋找其它 線性與低壓差 (LDO) 穩壓器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
引腳對引腳且具備與所比較裝置相同的功能
TPS74901 現行 具電源良好與啟用功能的 3-A、低 VIN (0.8-V) 可調式超低壓降電壓穩壓器 3-A, low-VIN (0.8 V), adjustable ultra-low-dropout voltage regulator with Power-Good & enable

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 16
類型 標題 日期
* Data sheet TPS74401 3.0A, Ultra-LDO With Programmable Soft-Start datasheet (Rev. T) PDF | HTML 2025年 4月 24日
White paper Demystifying LDO Turn-On (startup) Time PDF | HTML 2024年 10月 5日
Application note LDO Noise Demystified (Rev. B) PDF | HTML 2020年 8月 18日
Application note Using Thermal Calculation Tools for Analog Components (Rev. A) 2019年 8月 30日
Application note A Topical Index of TI LDO Application Notes (Rev. F) 2019年 6月 27日
Selection guide Low Dropout Regulators Quick Reference Guide (Rev. P) 2018年 3月 21日
Application note LDO PSRR Measurement Simplified (Rev. A) PDF | HTML 2017年 8月 9日
Analog Design Journal 4Q 2012 Issue Analog Applications Journal 2012年 9月 25日
Analog Design Journal LDO noise examined in detail 2012年 9月 25日
Application note Power Solution Using Discrete DC/DC Converters and LDOs (Rev. B) 2010年 8月 26日
Application note Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs (Rev. A) 2010年 5月 24日
Application note Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
Application note 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
Application note Using New Thermal Metrics 2009年 12月 15日
Analog Design Journal A 3-A, 1.2-Vout linear regulator with 80% efficiency and Plost < 1W 2006年 10月 10日
EVM User's guide TPS74x01EVM-118 User's Guide 2006年 6月 20日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

DAC38RF80EVM — DAC38RF80 雙通道、14 位元、9GSPS、6x-24x 內插、6 和 9GHz PLL DAC 評估模組

DAC38RF80EVM 是用於評估 DAC38RF80/84/90 數位類比轉換器 (DAC) 的電路板。EVM 可用於評估高達 9GSPS 取樣率的 DAC 性能。此設計可搭配基於 FPGA 的圖型產生器卡 TSW14J56EVM（Rev B 及以上版本）協同運作。EVM 中提供的 FMC 連接器亦可將 DAC 與第三方廠商的 FPGA 開發板進行介接。同時提供易於使用的軟體介面，可透過 SPI 控制 DAC 與板載的 LMK04828 時鐘晶片。

使用指南: PDF
TI.com 無法提供
開發板

DAC38RF82EVM — DAC38RF82 雙通道、14 位元、9 GSPS、1x-24x 內插、6 和 9 GHz PLL DAC 評估模組

DAC38RF82EVM 是用於評估 DAC38RF82/83/85/93 數位類比轉換器 (DAC) 的電路板。EVM 可用於評估取樣率高達 9GSPS 的 DAC 性能，其設計需與 TSW14J56 EVM 搭配使用。提供的 FMC 連接器亦可將 DAC 與第三方廠商的 FPGA 開發板進行介接。同時提供易於使用的軟體介面，可透過 SPI 控制 DAC 與板載的 LMK04828 時鐘晶片。
使用指南: PDF
TI.com 無法提供
開發板

DAC38RF89EVM — DAC38RF89 雙通道、14 位元、8.4 GSPS、1x-24x 內插、5 和 7.5 GHz PLL DAC 評估模組

DAC38RF89 評估模組 (EVM) 是用於評估 DAC38RF89 數位類比轉換器 (DAC) 的電路板。DAC38RFEVM 可用於評估取樣率高達 9GSPS 的 DAC 性能，其設計需與 TSW14J56EVM（Rev B 及以上版本）搭配使用。提供的 FMC 連接器亦可將 DAC 與第三方廠商的 FPGA 開發板進行介接。同時提供易於使用的軟體介面，可透過 SPI 控制 DAC 與板載的 LMK04828 時脈晶片。

使用指南: PDF
TI.com 無法提供
開發板

TPS74401EVM-118 — TPS74401 評估模組

The TPS74401EVM-118 evaluation module (EVM) is designed to help the user easily evaluate and test the operation and functionality of the TPS74401 LDO linear regulator. The EVM uses the TPS74401, 3 A linear regulator with programmable soft-start and integrated power good (PG). Refer to (...)

使用指南: PDF
TI.com 無法提供
模擬型號

TPS74401 PSpice Transient Model (Rev. B)

SLIM008B.ZIP (63 KB) - PSpice Model
下載
模擬型號

TPS74401 TINA-TI DC Reference Design

SLIM010.TSC (120 KB) - TINA-TI Reference Design
下載
模擬型號

TPS74401 TINA-TI Transient Reference Design

SLIM009.TSC (89 KB) - TINA-TI Reference Design
下載
模擬型號

TPS74401 TINA-TI Transient Spice Model

SLIM011.ZIP (35 KB) - TINA-TI Spice Model
下載
模擬型號

TPS74401 Unencrypted PSpice Transient Model

SBVM619.ZIP (3 KB) - PSpice Model
下載
配置圖

5Vin Solution with 1.5-A Core Supply (Rev. A)

SLVR303A.PDF (196 KB)
下載
配置圖

Virtex 5 Reference Design 5V input Bus Design

SLVR306.PDF (92 KB)
下載
配置圖

PMP5149 1

SLVR354.PDF (150 KB)
下載
配置圖

PMP5149 2

SLVR355.PDF (141 KB)
下載
配置圖

PMP5149 3

SLVR356.PDF (193 KB)
下載
參考設計

TIDA-010269 — 手持式超音波成像裝置電源供應參考設計

此參考設計專為強化採用新一代發射器與接收器的新一代 128 通道超音波智慧探測器而打造。尺寸精巧 (80mm × 45mm × 20mm)，包含所有 128 通道智慧探測器的電源功能，且效率高於 80%。這款無變壓器高電壓電源供應器（25mA 時為 ±75V）是全新升壓穩壓器，可讓參考設計符合大多數智慧探測器應用。
Design guide: PDF
參考設計

TIDA-01215 — 適用於最佳化射頻取樣 DAC 中的突波和相位雜訊的電源參考設計

此參考設計提供高效率的電源供應方案，可在不犧牲性能並縮小電路板面積和 BOM 的情況下，將射頻取樣 DAC38RF8x 數位轉類比資料轉換器 (DAC) 開機。此參考設計使用 DC/DC 交換器和 LDO 將 DAC38RF8x 開機，同時達到高類比性能（雜散與相位雜訊），並最大限度避免在電源效率方面做出取捨。此處概述的設計方法可延伸至其他射頻取樣資料轉換器的電源供應設計。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01240 — 射頻取樣 S 波段雷達發送器參考設計

運用 DAC38RF80（一款 9GSPS 16 位元數位轉類比轉換器 (DAC)）的射頻取樣架構，展示適合 S 頻帶多功能相位陣列雷達 (MPAR) 的波形合成。RF 取樣發射架構可簡化訊號鏈，讓資料轉換器更貼近天線，實現靈活性與高性能。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01084 — 連續波相位對齊多音調產生器：DC 轉 6GHz 射頻取樣 DAC 參考設計

TIDA-01084 參考設計展示了使用射頻取樣 DAC，產生連續相位對齊多音波形。14 位元的 9GSPS DAC38RF83 配備四個 48 位元獨立 NCO，可產生四個 CW 音調，放置在第一個奈奎斯特區內的任意位置，或在第二個奈奎斯特區內支援高達 6GHz。

此參考設計涵蓋操作理論、GUI 說明以及透過編程 NCO 產生音調而無需外部模式產生器的說明。此設計展示了一種易於使用的方法，該方法極大簡化並減少用於產生連續波形的物料清單 (BOM)。

Design guide: PDF
電路圖: PDF
參考設計

TIDA-00352 — SDI 視訊聚合參考設計

This verified reference design is a complete four channel SDI aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous HD-SDI sources together into one 5.94 Gbps serial link. The serial data is transferred via copper or optical fiber where a second TLK10022 is (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00309 — DisplayPort 視訊 4:1 聚合參考設計

This verified reference design is a complete four channel DisplayPort aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous DisplayPort (DP) sources together into one 10.8 Gbps serial link. The serial data is transferred via copper or optical fiber where a (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00270 — 電流分載雙 LDO

This power supply topology is capable of sourcing 6A via two LDOs operating in parallel. The solution sources current evenly between the two TPS74401’s, each capable of supplying 3A. This design allows for higher currents to be supplied than is typically possible with a single LDO. It also (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00269 — Gigabit 乙太網路鏈路聚合器參考設計

The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00234 — 適用於具有兩個或多個 SFP+ 光學連接埠之系統的雙通道 XAUI 到 SFI 參考設計

The TIDA-00234 XAUI to SFI reference design is intended for Enterprise and Service Provider Networking applications like Ethernet Switches and Routers that implement multiple 10G Ethernet compliant Optical (SFP+) ports. This reference design features the TLK10232 device which is the most compact (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-00069 — 說明如何將 Altera FPGA 介接至高速 LVDS 介面數據轉換器的 FPGA 韌體範例

This reference design and the associated example Verilog code can be used as a starting point for interfacing Altera FPGAs to Texas Instruments' high-speed LVDS-interface analog-to-digital converters (ADC) and digital-to-analog converters (DAC). The firmware implementation is explained and the (...)
使用指南: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
TO-263 (KTW) 7 Ultra Librarian
VQFN (RGR) 20 Ultra Librarian
VQFN (RGW) 20 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片