JAJSW85 February   2025 TUSB1146-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電源特性
    6. 5.6  制御 I/O DC の電気的特性
    7. 5.7  USB および DP の電気的特性
    8. 5.8  タイミング要件
    9. 5.9  スイッチング特性
    10. 5.10 代表的特性
  7.   パラメータ測定情報
  8. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 USB 3.2
      2. 6.3.2 ディスプレイ ポート
      3. 6.3.3 4 レベル入力
      4. 6.3.4 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C プログラミングによるデバイス構成
      3. 6.4.3 DisplayPort モード
      4. 6.4.4 直線性 EQ の構成
      5. 6.4.5 直線性 VOD
      6. 6.4.6 VOD モード
        1. 6.4.6.1 直線性 VOD
        2. 6.4.6.2 制限付き VOD
      7. 6.4.7 送信イコライゼーション
      8. 6.4.8 USB3.2 モード
      9. 6.4.9 下流側ポートの適応型イコライゼーション
        1. 6.4.9.1 I2 C モードでの高速な適応型イコライゼーション
        2. 6.4.9.2 完全適応型イコライゼーション
        3. 6.4.9.3 GPIO モードでの完全適応型イコライゼーション(I2C_EN ="F")
    5. 6.5 プログラミング
      1. 6.5.1 モード間の遷移
      2. 6.5.2 疑似コードの例
        1. 6.5.2.1 リニア リドライバ モード付き高速 AEQ
        2. 6.5.2.2 高速 AEQ (制限付きリドライバ モード)
        3. 6.5.2.3 直線性リドライバ モード付きフル AEQ
        4. 6.5.2.4 リドライバ モード付きフル AEQ
      3. 6.5.3 TUSB1146-Q1 I2C アドレスのオプション
      4. 6.5.4 TUSB1146-Q1 I2C ターゲット アドレス
  9. レジスタ マップ
    1. 7.1 TUSB1146-Q1 レジスタ
  10. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 USB および DP 上流側ポート (USB ホスト / DP GPU から USB-C レセプタクルへの) 構成
        2. 8.2.2.2 USB 下流側ポート (USB-C レセプタクルから USB ホストへ) の構成
          1. 8.2.2.2.1 固定イコライゼーション
          2. 8.2.2.2.2 高速な適応型イコライゼーション
          3. 8.2.2.2.3 完全適応型イコライゼーション
        3. 8.2.2.3 ESD 保護
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 USB 3.1 のみ
      2. 8.3.2 USB 3.1 および 2 レーンの DisplayPort モード
      3. 8.3.3 DisplayPort のみ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報
    2. 11.2 メカニカル データ

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

TUSB1146-Q1 レジスタ

表 7-1 に、TUSB1146-Q1 レジスタの一覧を示します。表 7-1 にないレジスタ オフセット アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。

表 7-1 TUSB1146-Q1 レジスタ
オフセット略称レジスタ名セクション
0xAGeneral_1汎用レジスタ表示
0xBTXEQ_CTRLTX EQ 制御表示
0x10DP01EQ_SELDisplayPort レーン 0 および 1EQ 制御表示
0x11DP23EQ_SELDisplayPort レーン 2 および 3EQ 制御表示
0x12DisplayPort_1AUX スヌープ ステータス表示
0x13DisplayPort_2DP レーン有効化 / 無効化制御表示
0x1CAEQ_CONTROL1AEQ 制御表示
0x1DAEQ_CONTROL2AEQ 制御表示
0x1EAEQ_LONG長いチャネルの AEQ 設定表示
0x20USBC_EQRX1 および RX2 レシーバの EQ 制御表示
0x21SS_EQSSTX レシーバの EQ 制御表示
0x22USB3_MISCその他の USB3 制御表示
0x24USB_STATUSUSB ステート マシンのステータス表示
0x32VOD_CTRLVOD の直線性と AEQ 制御表示
0x3BAEQ_STATUSフル AEQ および高速 AEQ ステータス表示

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 7-2 に、このセクションでアクセス タイプに使用しているコードを示します。

表 7-2 TUSB1146-Q1 のアクセス タイプ コード
アクセス タイプ表記概要
読み取りタイプ
RR読み出し
RHR
H
ハードウェアによってセットまたはクリアされる
の読み取り
書き込みタイプ
WW書き込み
W1SW
1S
1 を書き込むことで
セット
WSW書き込み
リセットまたはデフォルト値
-nリセット後の値またはデフォルト値

7.1.1 General_1 レジスタ (オフセット = 0xA) [リセット = 0x1]

General_1 を表 7-3 に示します。

概略表に戻ります。

このレジスタは、USB モードと DisplayPort モードの切り替え、および MUX の向きを選択するために使用されます。ソフトウェアは EQ_OVERRIDE を設定し、ピンの代わりに EQ レジスタを使用できます。

表 7-3 General_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7SSRX_LIMIT_ENABLER/W0x0

SSRX トランスミッタ用の限定リドライバ モードを有効にします。

0x0 = リニア リドライバ

0x1 = リドライバ制限

6RESERVEDR0x0

予約済み

5SWAP_HPDINR/W0x0

HPDIN がどのピンから派生するかを制御します。

0x0 = HPDIN はデフォルト位置にあります

0x1 = HPDIN 位置が交換されます (ピン 15 からピン 24 へ、またはピン 24 からピン 15 へ)。

4EQ_OVERRIDER/W0x0

ソフトウェアはピンからサンプリングされた値ではなく、レジスタからの EQ 設定を使用できます。

0x0 = EQ ピンのサンプリングされた状態に基づく EQ 設定。

0x1 = 各 EQ レジスタにプログラムされた値に基づく EQ 設定。

3HPDIN_OVERRIDER/W0x0

HPDIN ピンの状態をオーバーライドします。

0x0 = HPD_IN ピンに基づくHPD_IN。

0x1 = HPD_IN High。

2FLIP_SELR/W0x0

このフィールドは方向を制御します。

0x0 = 通常の向き

0x1 = 反転方向。

1-0CTLSELR/W0x1

DP モードと USB モードを制御します。

0x0 = ディセーブル。USB3 および DisplayPort のすべての RX と TX が無効になります。

0x1 = USB3 のみ有効化。

0x2 = DisplayPort の 4 レーンを有効化。

0x3 = USB3 と 2 つの DisplayPort レーン。

7.1.2 TXEQ_CTRL レジスタ (オフセット = 0xB) [リセット = 0x6C]

TXEQ_CTRL は、表 7-4 に示すとおりです。

概略表に戻ります。

このレジスタは、制限リドライバ モードが有効化されている場合、SSRX のプリシュートおよびディエンファシス レベルを制御します。

表 7-4 TXEQ_CTRL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-6TX_PRESHOOTR/W0x1

SSRX TX プリシュートレベル(プリカーソル)。

0x0 = 1.5dB

0x1 = 2dB

0x2 = 2.3dB

0x3 = 2.8dB

5TX_PRESHOOT_ENR/W0x1

SSRX TX プリシュート (プリカーソル) が有効です。SSRX_LIMIT_ENABLE = 1 の場合のみ有効です。

0x0 = ディスエーブル (0dB)

0x1 = イネーブル

4-3TX_DEEPHASISR/W0x1

SSRX TX ディエンファシス レベル (ポストカーソル)

0x0 = -1.5dB

0x1 = -2.1dB

0x2 = -3.2dB

0x3 = -3.8dB

2TX_DEEPHASIS_ENR/W0x1

SSRX TX ディエンファシス (ポストカーソル) が有効です。SSRX_LIMIT_ENABLE = 1 の場合のみ有効です。

0x0 = ディスエーブル (0dB)

0x1 = イネーブル

1-0RESERVEDR0x0

予約済み

7.1.3 DP01EQ_SEL レジスタ (オフセット = 0x10) [リセット = 0x0]

DP01EQ_SEL を表 7-5 に示します。

概略表に戻ります。

このレジスタは、DisplayPort レシーバ 0 および 1 のレシーバ イコライゼーション設定を制御します。

表 7-5 DP01EQ_SEL レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7-4DP1EQ_SELRH/W0x0

フィールドは DP レーン 1 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 1 の EQ 設定を変更できます。

3-0DP0EQ_SELRH/W0x0

フィールドは DP レーン 0 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 0 の EQ 設定を変更できます。

7.1.4 DP23EQ_SEL レジスタ (オフセット = 0x11) [リセット = 0x0]

DP23EQ_SEL を表 7-6 に示します。

概略表に戻ります。

このレジスタは、DisplayPort レシーバ 2 および 3 のレシーバ イコライゼーション設定を制御します。

表 7-6 DP23EQ_SEL レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7-4DP3EQ_SELRH/W0x0

フィールドは DP レーン 3 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 3 の EQ 設定を変更できます。

3-0DP2EQ_SELRH/W0x0

フィールドは DP レーン 2 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 2 の EQ 設定を変更できます。

7.1.5 DisplayPort_1 レジスタ (オフセット = 0x12) [リセット = 0x0]

DisplayPort_1 を表 7-7 に示します。

概略表に戻ります。

このレジスタは、AUX スヌーピングを有効にするときの AUX スヌーピングのステータスを示します。

表 7-7 DisplayPort_1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7RESERVEDR0x0

予約済み

6-5SET_POWER_STATERH0x0

このフィールドは、DPCD アドレス 0x00600 への AUX 書き込みのスヌーピング値を表します。AUX_SNOOP_DISABLE = 0b のとき、スヌーピング値に基づいて DP レーンをイネーブルまたはディスエーブルにします。AUX_SNOOP_DISABLE = 1b の場合、DP レーンのイネーブル / ディスエーブルは DPx_DISABLE レジスタの状態によって決定されます。ここでは、x = 0、1、2、または 3 です。CTLSEL1 が 1b から 0b に変化すると、このフィールドはハードウェアによって 0h にリセットされます。

4-0LANE_COUNT_SETRH0x0

このフィールドは、DPCD アドレス 0x00101 レジスタへの AUX 書き込みのスヌーピング値を表します。AUX_SNOOP_DISABLE = 0b のとき、スヌープ値で指定された DP レーンをイネーブルにします。未使用の DP レーンは、電力を節約するためディスエーブルされます。AUX_SNOOP_DISABLE = 1b の場合、DP レーンのイネーブル / ディスエーブルは DPx_DISABLE レジスタによって決定されます。ここでは、x = 0、1、2、または 3 です。CTLSEL1 が 1b から 0b に変化すると、このフィールドはハードウェアによって 0h にリセットされます。

7.1.6 DisplayPort_2 レジスタ (オフセット = 0x13) [リセット = 0x0]

DisplayPort_2 を表 7-8 に示します。

概略表に戻ります。

このレジスタを使用すると、AUX スヌーピングと個別の DP レーンのイネーブルとディスエーブルを制御できます。

表 7-8 DisplayPort_2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7AUX_SNOOP_DISABLER/W0x0

AUX スヌーピング値またはレジスタに基づいて DP レーンを有効にするかどうかを制御します。

0x0 = AUX スヌープは有効です。

0x1 = AUX スヌープは無効です。DP レーンはレジスタによって制御されます。

6RESERVEDR0x0

予約済み

5-4AUX_SBU_OVRR/W0x0

このフィールドは、CTL1 および FLIP に基づいて AUXP/N と SBU1/2 の接続および切断を上書き制御します。このフィールドを 01b または 10b に変更すると、CTLSEL1 および FLIPSEL レジスタの状態に関係なく、AUX から SBU への信号の通過が可能になります。

0x0 = CTLSEL1 および FLIPSEL によって決定される AUX/SBU 接続

0x1 = AUXP -> SBU1、AUXN -> SBU2

0x2 = AUXP -> SBU2、AUXN -> SBU1

0x3 = AUX から SBU がオープン。

3DP3_DISABLER/W0x0

AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 3 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 3 の機能には影響しません。

0x0 = DP レーン 3 は有効です。

0x1 = DP レーン 3 は無効です。

2DP2_DISABLER/W0x0

AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 2 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 2 の機能には影響しません。

0x0 = DP レーン 2 は有効です。

0x1 = DP レーン 2 は無効です。

1DP1_DISABLER/W0x0

AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 1 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 1 の機能には影響しません。

0x0 = DP レーン 1 は有効です。

0x1 = DP レーン 1 は無効です。

0DP0_DISABLER/W0x0

AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 0 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 0 の機能には影響しません。

0x0 = DP レーン 0 は有効です。

0x1 = DP レーン 0 は無効です。

7.1.7 AEQ_CONTROL1 レジスタ (オフセット = 0x1C) [リセット = 0x80]

AEQ_CONTROL1 を表 7-9 に示します。

概略表に戻ります。

このレジスタは、アダプティブ EQ を有効にし、高速アダプティブ EQ とフル アダプティブ EQ を選択するために使用されます。

表 7-9 AEQ_CONTROL1 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7-4FULLAEQ_UPPER_EQR/W0x8

フル AEQ モードをチェックするための最大 EQ 値

3USB3_U1_DISABLER/W0x0

このフィールドを設定すると、電気的アイドルが検出されたときに U1 ではなく U3 に移行する可能性があります。

0x0 = 電気的アイドルの後に U1 が移行。

0x1 = 電気的アイドルの後に U3 が移行。

2-1AEQ_MODER/W0x0

高速適応モードと 2 フル適応モードのどちらかを選択します

0x0 = 高速 AEQ。

0x1 = EQ ごとに中間点でヒットをカウントしたフル AEQ。

0x2 = 高速 AEQ。

0x3 = EQ が 0 の場合のみ中間点でヒットをカウントしたフル AEQ。

0AEQ_ENR/W0x0

USB ダウンストリーム側ポートのアダプティブ EQ を有効にするかどうかを制御します。

0x0 = AEQ ディセーブル

0x1 = AEQ イネーブル

7.1.8 AEQ_CONTROL2 レジスタ (オフセット = 0x1D) [リセット = 0x10]

AEQ_CONTROL2 を表 7-10 に示します。

概略表に戻ります。

このレジスタを使用すると、高速 AEQ 制限の制御と、フル AEQ 機能で使用される最終的な EQ 値を追加または低減できます。

表 7-10 AEQ_CONTROL2 レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7OVER_EQ_SIGNR/W0x0

OVER_EQ_CTRL フィールドの符号を選択します。

0x0 = 正

0x1 = 負

6RESERVEDR0x0

予約済み

5-3FASTAEQ_LIMITSR/W0x2

ショート チャネルとロング チャネルを決定するための DAC の上限 / 下限を選択します。

0x0 = ±0mV

0x1 = ±40mV

0x2 = ±80mV

0x3 = ±120mV

0x4 = ±160mV

0x5 = ±200mV

0x6 = ±240mV

0x7 = ±280mV

2-0OVER_EQ_CTRLR/W0x0

このフィールドは、このフィールドにプログラムされた値によって AEQ を増減します。たとえば、フル AEQ 値は 6 で、このフィールドは 2 にプログラムされ、OVER_EQ_SIGN = 0 にプログラムされている場合、使用される EQ 値は 8 です。このフィールドは、フル AEQ モードでのみ使用されます。

0x0 = 0 または -8

0x1 = 1 または -7

0x2 = 2 または -6

0x3 = 3 または -5

0x4 = 4 または -4

0x5 = 5 または -3

0x6 = 6 または -2

0x7 = 7 または -1

7.1.9 AEQ_LONG レジスタ (オフセット = 0x1E) [リセット = 0x77]

AEQ_LONG は、表 7-11 に示すとおりです。

概略表に戻ります。

このレジスタは、高速 AEQ が有効なときに、長いチャネル設定で使用される EQ をプログラムするために使用されます。

表 7-11 AEQ_LONG レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-4LONG_EQ2R/W0x7

AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、長いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX2) の EQ 設定を選択します。このフィールドにプログラムされた値によって、長いチャネル構成で最適な Rx JTOL 結果が得られます。

3-0LONG_EQ1R/W0x7

AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、長いチャネルが検出されたとき、USB ダウンストリーム側ポート 2 (RX1) の EQ 設定を選択します。このフィールドにプログラムされた値によって、長いチャネル構成で最適な Rx JTOL 結果が得られます。

7.1.10 USBC_EQ レジスタ (オフセット = 0x20) [リセット = 0x0]

USBC_EQ は、表 7-12 に示すとおりです。

概略表に戻ります。

このレジスタは、DFP のレシーバ イコライゼーション設定 (RX1 および RX2) を制御します。

表 7-12 USBC_EQ レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-4EQ2_SELRH/W0x0

AEQ_EN = 0 の場合、このフィールドは USB-C レセプタクルに面した USB3.1 RX2 レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは EQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて RX2p/n ピンの EQ 設定を変更できます。AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、短いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX2) の EQ 設定を選択します。このフィールドにプログラムされた値によって、短いチャネル構成で最適な Rx JTOL 結果が得られます。

3-0EQ1_SELRH/W0x0

AEQ_EN = 0 の場合、このフィールドは USB-C レセプタクルに面した USB3.1 RX1 レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは EQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて RX1p/n ピンの EQ 設定を変更できます。AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、短いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX1) の EQ 設定を選択します。このフィールドにプログラムされた値によって、短いチャネル構成で最適な Rx JTOL 結果が得られます。

7.1.11 SS_EQ レジスタ (オフセット = 0x21) [リセット = 0x0]

SS_EQ は、表 7-13 に示すとおりです。

概略表に戻ります。

このレジスタは、UFP (SSTX) のレシーバ イコライゼーション設定を制御します。

表 7-13 SS_EQ レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-4RESERVEDR0x0

予約済み

3-0SSEQ_SELRH/W0x0

このフィールドは、USB ホストに面した USB3.1 SSTX レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは SSEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて SSTXp/n ピンの EQ 設定を変更できます。

7.1.12 USB3_MISC レジスタ (オフセット = 0x22) [リセット = 0x44]

USB3_MISC を表 7-14 に示します。

概略表に戻ります。

表 7-14 USB3_MISC レジスタのフィールドの説明
ビットフィールドタイプリセット概要
7RxD_START_TERMR/W0x0

ウォーム リセット後および SS.Inactive へ移行時の RX 検出開始時の終端設定。

0x0 = 終端を維持します。tusb1046 と同じです

0x1 = 終端をオフにします。接続解除の場合にローカル RxD とリモート RxD との競合によるコンプライアンス違反を回避します。接続が維持されている場合は、次の状態がポーリングでした。

6LFPS_EQR/W0x1

EQ1_SEL、EQ2_SEL、SSEQ_SEL に基づいた EQ の設定を、受信された LFPS 信号に適用するかどうかを制御します。

0x0 = LFPS を受信する場合、EQ をゼロに設定

0x1 = LFPS を受信する場合、関連するレジスタによって EQ を設定。

5U2U3_LFPS_DEBOUNCER/W0x0

受信 LFPS をデバウンスするかどうかを制御します。

0x0 = U2/U3 が終了する前に LFPS のデバウンスはありません。

0x1 = U2/U3 が終了する前に LFPS の 200μs デバウンスはありません。

4DISABLE_U2U3_RXDETR/W0x0

U2/U3 状態で Rx.Detect を実行するかどうかを制御します。

0x0 = U2/U3 での Rx.Detect は有効です。

0x1 = U2/U3 での Rx.Detect は無効です。

3-2DFP_RXDET_INTERVALR/W0x1

このフィールドは、ダウンストリーム側ポート (TX1P/N および TX2P/N) の Rx.Detect の間隔を制御します。

0x0 = 予約済み

0x1 = 6ms

0x2 = 36ms

0x3 = 84ms

1DIS_WARM_RESET_RXDR/W0x0

デバイスがウォーム リセット中にポーリングを開始すると、ウォーム リセット後のレシーバ検出をディスエーブルにします。

0x0 = ウォーム リセット後にレシーバ検出を実行するかどうかは、その他の設定によって異なります。

0x1 = USB FSM がウォーム リセット中にデバイスがポーリングを開始したことを検出した場合、レシーバ検出は実行されません。

0USB_COMPLIANCE_CTRLR/W0x0

コンプライアンス モードの検出が FSM によって決定されるか、ディスエーブルになるかを制御します

0x0 = FSM によって決定されるコンプライアンス モード。

0x1 = コンプライアンス モードはディスエーブル。

7.1.13 USB_STATUS レジスタ (オフセット = 0x24) [リセット = 0x41]

USB_STATUS は、表 7-15 に示すとおりです。

概略表に戻ります。

表 7-15 USB_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7USB_FASTAEQ_STATRH0x0

AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、このステータス フィールドは短い EQ 設定と長い EQ 設定のどちらが使用されているかを示します。AEQ_EN = 0 の場合、このフィールドはデフォルト 0h になります。

0x0 = 短いチャネル EQ を使用。

0x1 = 長いチャネル EQ を使用。

6USB_AEQDONE_STATRH0x1

このフィールドは AEQ がアクティブの間は Low で、AEQ が完了すると High になります。このビットは、U0_STAT および AEQ_EN = 1 のとき、または FORCE_AEQ_EN = 1 で HW が FORCE_AEQ を 0 にリセットしたときに有効です。

0x0 = AEQ が動作中

0x1 = AEQ が完了

5AEQ_HC_OVERFLOWRH0x0

13 ビット AEQ ヒット カウンタのオーバーフロー ステータス

4RESERVEDR0x0

予約済み

3CM_ACTIVERH0x0

コンプライアンス モードのステータス。

0x0 = USB3 コンプライアンス モードではありません。

0x1 = USB3 コンプライアンス モードです。

2U0_STATRH0x0

U0 のステータス。デバイスが U0 状態に移行する場合に設定します。

1U2U3_STATRH0x0

U2/U3 のステータス。デバイスが U2/U3 状態に移行する場合に設定します。

0DISC_STATRH0x1

接続解除ステータス。デバイスが接続解除ステータスになる場合に設定します。

7.1.14 VOD_CTRL レジスタ (オフセット = 0x32) [リセット = 0x40]

VOD_CTRL は、表 7-16 に示すとおりです。

概略表に戻ります。

このレジスタは、UFP と DFP の両方に対するトランスミッタの出力の直線性範囲を制御します。デバイスが制限付きリドライバ用に構成されている場合(SSRX_LIMIT_ENABLE フィールドが設定されている)、USB_SSRX_VOD は SSRX 制限ドライバの VOD レベルを制御します。

表 7-16 VOD_CTRL レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-6LFPS_TX12_VODR/W0x1

LFPS 送信時の TX1 または TX2 の VOD 直線性制御。

0x0 = LINR_L3(最高)

0x1 = LINR_L2

0x2 = LINR_L1

0x3 = LINR_L0(最低)

5-4DP_VODR/W0x0

DP パスの VOD 直線性制御。

0x0 = LINR_L3(最高)

0x1 = LINR_L2

0x2 = LINR_L1

0x3 = LINR_L0(最低)

3-2USB_TX12_VODR/W0x0

USB 下流側ポート(TX1 および TX2)用の VOD 直線性制御。

0x0 = LINR_L3(最高)

0x1 = LINR_L2

0x2 = LINR_L1

0x3 = LINR_L0(最低)

1-0USB_SSRX_VODR/W0x0

USB 上流側ポート(SSRX)の VOD 直線性制御。SSRX_LIMIT_ENABLE = 1 の場合、このフィールドは SSRX の限定 VOD を制御します。

0x0 = LINR_L3(最高)

0x1 = LINR_L2

0x2 = LINR_L1

0x3 = LINR_L0(最低)

7.1.15 AEQ_STATUS レジスタ (オフセット = 0x3B) [リセット = 0x0]

AEQ_STATUS は、表 7-17 に示すとおりです。

概略表に戻ります。

このレジスタは、AEQ 機能のステータスを示します。

表 7-17 AEQ_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット概要
7-5RESERVEDR0x0

予約済み

4DONE_STATRH0x0

このフラグは、DAC 待機タイマが満了すると設定されます。

3-0AEQ_STATRH0x0

最適 EQ は、フル AEQ の完了後に FSM によって決定されています。このフィールドには、高速 AEQ に使用される EQ も示されます。このフィールドには、OVER_EQ_CTRL フィールドにプログラムされた値が含まれます。