JAJSW85 February 2025 TUSB1146-Q1
PRODUCTION DATA
表 7-1 に、TUSB1146-Q1 レジスタの一覧を示します。表 7-1 にないレジスタ オフセット アドレスはすべて予約済みと見なすべきであり、レジスタ内容は変更しないでください。
| オフセット | 略称 | レジスタ名 | セクション |
|---|---|---|---|
| 0xA | General_1 | 汎用レジスタ | 表示 |
| 0xB | TXEQ_CTRL | TX EQ 制御 | 表示 |
| 0x10 | DP01EQ_SEL | DisplayPort レーン 0 および 1EQ 制御 | 表示 |
| 0x11 | DP23EQ_SEL | DisplayPort レーン 2 および 3EQ 制御 | 表示 |
| 0x12 | DisplayPort_1 | AUX スヌープ ステータス | 表示 |
| 0x13 | DisplayPort_2 | DP レーン有効化 / 無効化制御 | 表示 |
| 0x1C | AEQ_CONTROL1 | AEQ 制御 | 表示 |
| 0x1D | AEQ_CONTROL2 | AEQ 制御 | 表示 |
| 0x1E | AEQ_LONG | 長いチャネルの AEQ 設定 | 表示 |
| 0x20 | USBC_EQ | RX1 および RX2 レシーバの EQ 制御 | 表示 |
| 0x21 | SS_EQ | SSTX レシーバの EQ 制御 | 表示 |
| 0x22 | USB3_MISC | その他の USB3 制御 | 表示 |
| 0x24 | USB_STATUS | USB ステート マシンのステータス | 表示 |
| 0x32 | VOD_CTRL | VOD の直線性と AEQ 制御 | 表示 |
| 0x3B | AEQ_STATUS | フル AEQ および高速 AEQ ステータス | 表示 |
表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 7-2 に、このセクションでアクセス タイプに使用しているコードを示します。
| アクセス タイプ | 表記 | 概要 |
|---|---|---|
| 読み取りタイプ | ||
| R | R | 読み出し |
| RH | R H | ハードウェアによってセットまたはクリアされる の読み取り |
| 書き込みタイプ | ||
| W | W | 書き込み |
| W1S | W 1S | 1 を書き込むことで セット |
| WS | W | 書き込み |
| リセットまたはデフォルト値 | ||
| -n | リセット後の値またはデフォルト値 | |
General_1 を表 7-3 に示します。
概略表に戻ります。
このレジスタは、USB モードと DisplayPort モードの切り替え、および MUX の向きを選択するために使用されます。ソフトウェアは EQ_OVERRIDE を設定し、ピンの代わりに EQ レジスタを使用できます。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | SSRX_LIMIT_ENABLE | R/W | 0x0 | SSRX トランスミッタ用の限定リドライバ モードを有効にします。 0x0 = リニア リドライバ 0x1 = リドライバ制限 |
| 6 | RESERVED | R | 0x0 | 予約済み |
| 5 | SWAP_HPDIN | R/W | 0x0 | HPDIN がどのピンから派生するかを制御します。 0x0 = HPDIN はデフォルト位置にあります 0x1 = HPDIN 位置が交換されます (ピン 15 からピン 24 へ、またはピン 24 からピン 15 へ)。 |
| 4 | EQ_OVERRIDE | R/W | 0x0 | ソフトウェアはピンからサンプリングされた値ではなく、レジスタからの EQ 設定を使用できます。 0x0 = EQ ピンのサンプリングされた状態に基づく EQ 設定。 0x1 = 各 EQ レジスタにプログラムされた値に基づく EQ 設定。 |
| 3 | HPDIN_OVERRIDE | R/W | 0x0 | HPDIN ピンの状態をオーバーライドします。 0x0 = HPD_IN ピンに基づくHPD_IN。 0x1 = HPD_IN High。 |
| 2 | FLIP_SEL | R/W | 0x0 | このフィールドは方向を制御します。 0x0 = 通常の向き 0x1 = 反転方向。 |
| 1-0 | CTLSEL | R/W | 0x1 | DP モードと USB モードを制御します。 0x0 = ディセーブル。USB3 および DisplayPort のすべての RX と TX が無効になります。 0x1 = USB3 のみ有効化。 0x2 = DisplayPort の 4 レーンを有効化。 0x3 = USB3 と 2 つの DisplayPort レーン。 |
TXEQ_CTRL は、表 7-4 に示すとおりです。
概略表に戻ります。
このレジスタは、制限リドライバ モードが有効化されている場合、SSRX のプリシュートおよびディエンファシス レベルを制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-6 | TX_PRESHOOT | R/W | 0x1 | SSRX TX プリシュートレベル(プリカーソル)。 0x0 = 1.5dB 0x1 = 2dB 0x2 = 2.3dB 0x3 = 2.8dB |
| 5 | TX_PRESHOOT_EN | R/W | 0x1 | SSRX TX プリシュート (プリカーソル) が有効です。SSRX_LIMIT_ENABLE = 1 の場合のみ有効です。 0x0 = ディスエーブル (0dB) 0x1 = イネーブル |
| 4-3 | TX_DEEPHASIS | R/W | 0x1 | SSRX TX ディエンファシス レベル (ポストカーソル) 0x0 = -1.5dB 0x1 = -2.1dB 0x2 = -3.2dB 0x3 = -3.8dB |
| 2 | TX_DEEPHASIS_EN | R/W | 0x1 | SSRX TX ディエンファシス (ポストカーソル) が有効です。SSRX_LIMIT_ENABLE = 1 の場合のみ有効です。 0x0 = ディスエーブル (0dB) 0x1 = イネーブル |
| 1-0 | RESERVED | R | 0x0 | 予約済み |
DP01EQ_SEL を表 7-5 に示します。
概略表に戻ります。
このレジスタは、DisplayPort レシーバ 0 および 1 のレシーバ イコライゼーション設定を制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | DP1EQ_SEL | RH/W | 0x0 | フィールドは DP レーン 1 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 1 の EQ 設定を変更できます。 |
| 3-0 | DP0EQ_SEL | RH/W | 0x0 | フィールドは DP レーン 0 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 0 の EQ 設定を変更できます。 |
DP23EQ_SEL を表 7-6 に示します。
概略表に戻ります。
このレジスタは、DisplayPort レシーバ 2 および 3 のレシーバ イコライゼーション設定を制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | DP3EQ_SEL | RH/W | 0x0 | フィールドは DP レーン 3 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 3 の EQ 設定を変更できます。 |
| 3-0 | DP2EQ_SEL | RH/W | 0x0 | フィールドは DP レーン 2 ピンの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは DPEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて DP レーン 2 の EQ 設定を変更できます。 |
DisplayPort_1 を表 7-7 に示します。
概略表に戻ります。
このレジスタは、AUX スヌーピングを有効にするときの AUX スヌーピングのステータスを示します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | RESERVED | R | 0x0 | 予約済み |
| 6-5 | SET_POWER_STATE | RH | 0x0 | このフィールドは、DPCD アドレス 0x00600 への AUX 書き込みのスヌーピング値を表します。AUX_SNOOP_DISABLE = 0b のとき、スヌーピング値に基づいて DP レーンをイネーブルまたはディスエーブルにします。AUX_SNOOP_DISABLE = 1b の場合、DP レーンのイネーブル / ディスエーブルは DPx_DISABLE レジスタの状態によって決定されます。ここでは、x = 0、1、2、または 3 です。CTLSEL1 が 1b から 0b に変化すると、このフィールドはハードウェアによって 0h にリセットされます。 |
| 4-0 | LANE_COUNT_SET | RH | 0x0 | このフィールドは、DPCD アドレス 0x00101 レジスタへの AUX 書き込みのスヌーピング値を表します。AUX_SNOOP_DISABLE = 0b のとき、スヌープ値で指定された DP レーンをイネーブルにします。未使用の DP レーンは、電力を節約するためディスエーブルされます。AUX_SNOOP_DISABLE = 1b の場合、DP レーンのイネーブル / ディスエーブルは DPx_DISABLE レジスタによって決定されます。ここでは、x = 0、1、2、または 3 です。CTLSEL1 が 1b から 0b に変化すると、このフィールドはハードウェアによって 0h にリセットされます。 |
DisplayPort_2 を表 7-8 に示します。
概略表に戻ります。
このレジスタを使用すると、AUX スヌーピングと個別の DP レーンのイネーブルとディスエーブルを制御できます。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | AUX_SNOOP_DISABLE | R/W | 0x0 | AUX スヌーピング値またはレジスタに基づいて DP レーンを有効にするかどうかを制御します。 0x0 = AUX スヌープは有効です。 0x1 = AUX スヌープは無効です。DP レーンはレジスタによって制御されます。 |
| 6 | RESERVED | R | 0x0 | 予約済み |
| 5-4 | AUX_SBU_OVR | R/W | 0x0 | このフィールドは、CTL1 および FLIP に基づいて AUXP/N と SBU1/2 の接続および切断を上書き制御します。このフィールドを 01b または 10b に変更すると、CTLSEL1 および FLIPSEL レジスタの状態に関係なく、AUX から SBU への信号の通過が可能になります。 0x0 = CTLSEL1 および FLIPSEL によって決定される AUX/SBU 接続 0x1 = AUXP -> SBU1、AUXN -> SBU2 0x2 = AUXP -> SBU2、AUXN -> SBU1 0x3 = AUX から SBU がオープン。 |
| 3 | DP3_DISABLE | R/W | 0x0 | AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 3 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 3 の機能には影響しません。 0x0 = DP レーン 3 は有効です。 0x1 = DP レーン 3 は無効です。 |
| 2 | DP2_DISABLE | R/W | 0x0 | AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 2 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 2 の機能には影響しません。 0x0 = DP レーン 2 は有効です。 0x1 = DP レーン 2 は無効です。 |
| 1 | DP1_DISABLE | R/W | 0x0 | AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 1 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 1 の機能には影響しません。 0x0 = DP レーン 1 は有効です。 0x1 = DP レーン 1 は無効です。 |
| 0 | DP0_DISABLE | R/W | 0x0 | AUX_SNOOP_DISABLE = 1b の場合に、このフィールドを使用して DP レーン 0 を有効化または無効化できます。AUX_SNOOP_DISABLE = 0b の場合、このフィールドを変更してもレーン 0 の機能には影響しません。 0x0 = DP レーン 0 は有効です。 0x1 = DP レーン 0 は無効です。 |
AEQ_CONTROL1 を表 7-9 に示します。
概略表に戻ります。
このレジスタは、アダプティブ EQ を有効にし、高速アダプティブ EQ とフル アダプティブ EQ を選択するために使用されます。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | FULLAEQ_UPPER_EQ | R/W | 0x8 | フル AEQ モードをチェックするための最大 EQ 値 |
| 3 | USB3_U1_DISABLE | R/W | 0x0 | このフィールドを設定すると、電気的アイドルが検出されたときに U1 ではなく U3 に移行する可能性があります。 0x0 = 電気的アイドルの後に U1 が移行。 0x1 = 電気的アイドルの後に U3 が移行。 |
| 2-1 | AEQ_MODE | R/W | 0x0 | 高速適応モードと 2 フル適応モードのどちらかを選択します 0x0 = 高速 AEQ。 0x1 = EQ ごとに中間点でヒットをカウントしたフル AEQ。 0x2 = 高速 AEQ。 0x3 = EQ が 0 の場合のみ中間点でヒットをカウントしたフル AEQ。 |
| 0 | AEQ_EN | R/W | 0x0 | USB ダウンストリーム側ポートのアダプティブ EQ を有効にするかどうかを制御します。 0x0 = AEQ ディセーブル 0x1 = AEQ イネーブル |
AEQ_CONTROL2 を表 7-10 に示します。
概略表に戻ります。
このレジスタを使用すると、高速 AEQ 制限の制御と、フル AEQ 機能で使用される最終的な EQ 値を追加または低減できます。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | OVER_EQ_SIGN | R/W | 0x0 | OVER_EQ_CTRL フィールドの符号を選択します。 0x0 = 正 0x1 = 負 |
| 6 | RESERVED | R | 0x0 | 予約済み |
| 5-3 | FASTAEQ_LIMITS | R/W | 0x2 | ショート チャネルとロング チャネルを決定するための DAC の上限 / 下限を選択します。 0x0 = ±0mV 0x1 = ±40mV 0x2 = ±80mV 0x3 = ±120mV 0x4 = ±160mV 0x5 = ±200mV 0x6 = ±240mV 0x7 = ±280mV |
| 2-0 | OVER_EQ_CTRL | R/W | 0x0 | このフィールドは、このフィールドにプログラムされた値によって AEQ を増減します。たとえば、フル AEQ 値は 6 で、このフィールドは 2 にプログラムされ、OVER_EQ_SIGN = 0 にプログラムされている場合、使用される EQ 値は 8 です。このフィールドは、フル AEQ モードでのみ使用されます。 0x0 = 0 または -8 0x1 = 1 または -7 0x2 = 2 または -6 0x3 = 3 または -5 0x4 = 4 または -4 0x5 = 5 または -3 0x6 = 6 または -2 0x7 = 7 または -1 |
AEQ_LONG は、表 7-11 に示すとおりです。
概略表に戻ります。
このレジスタは、高速 AEQ が有効なときに、長いチャネル設定で使用される EQ をプログラムするために使用されます。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | LONG_EQ2 | R/W | 0x7 | AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、長いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX2) の EQ 設定を選択します。このフィールドにプログラムされた値によって、長いチャネル構成で最適な Rx JTOL 結果が得られます。 |
| 3-0 | LONG_EQ1 | R/W | 0x7 | AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、長いチャネルが検出されたとき、USB ダウンストリーム側ポート 2 (RX1) の EQ 設定を選択します。このフィールドにプログラムされた値によって、長いチャネル構成で最適な Rx JTOL 結果が得られます。 |
USBC_EQ は、表 7-12 に示すとおりです。
概略表に戻ります。
このレジスタは、DFP のレシーバ イコライゼーション設定 (RX1 および RX2) を制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | EQ2_SEL | RH/W | 0x0 | AEQ_EN = 0 の場合、このフィールドは USB-C レセプタクルに面した USB3.1 RX2 レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは EQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて RX2p/n ピンの EQ 設定を変更できます。AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、短いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX2) の EQ 設定を選択します。このフィールドにプログラムされた値によって、短いチャネル構成で最適な Rx JTOL 結果が得られます。 |
| 3-0 | EQ1_SEL | RH/W | 0x0 | AEQ_EN = 0 の場合、このフィールドは USB-C レセプタクルに面した USB3.1 RX1 レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは EQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて RX1p/n ピンの EQ 設定を変更できます。AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、短いチャネルが検出されたとき、USB ダウンストリーム側ポート 1 (RX1) の EQ 設定を選択します。このフィールドにプログラムされた値によって、短いチャネル構成で最適な Rx JTOL 結果が得られます。 |
SS_EQ は、表 7-13 に示すとおりです。
概略表に戻ります。
このレジスタは、UFP (SSTX) のレシーバ イコライゼーション設定を制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-4 | RESERVED | R | 0x0 | 予約済み |
| 3-0 | SSEQ_SEL | RH/W | 0x0 | このフィールドは、USB ホストに面した USB3.1 SSTX レシーバの EQ を選択します。EQ_OVERRIDE = 0b の場合、このフィールドは SSEQ[1:0] ピンのサンプリングされた状態を反映します。EQ_OVERRIDE = 1b のとき、ソフトウェアはこのフィールドに書き込まれた値に基づいて SSTXp/n ピンの EQ 設定を変更できます。 |
USB3_MISC を表 7-14 に示します。
概略表に戻ります。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | RxD_START_TERM | R/W | 0x0 | ウォーム リセット後および SS.Inactive へ移行時の RX 検出開始時の終端設定。 0x0 = 終端を維持します。tusb1046 と同じです 0x1 = 終端をオフにします。接続解除の場合にローカル RxD とリモート RxD との競合によるコンプライアンス違反を回避します。接続が維持されている場合は、次の状態がポーリングでした。 |
| 6 | LFPS_EQ | R/W | 0x1 | EQ1_SEL、EQ2_SEL、SSEQ_SEL に基づいた EQ の設定を、受信された LFPS 信号に適用するかどうかを制御します。 0x0 = LFPS を受信する場合、EQ をゼロに設定 0x1 = LFPS を受信する場合、関連するレジスタによって EQ を設定。 |
| 5 | U2U3_LFPS_DEBOUNCE | R/W | 0x0 | 受信 LFPS をデバウンスするかどうかを制御します。 0x0 = U2/U3 が終了する前に LFPS のデバウンスはありません。 0x1 = U2/U3 が終了する前に LFPS の 200μs デバウンスはありません。 |
| 4 | DISABLE_U2U3_RXDET | R/W | 0x0 | U2/U3 状態で Rx.Detect を実行するかどうかを制御します。 0x0 = U2/U3 での Rx.Detect は有効です。 0x1 = U2/U3 での Rx.Detect は無効です。 |
| 3-2 | DFP_RXDET_INTERVAL | R/W | 0x1 | このフィールドは、ダウンストリーム側ポート (TX1P/N および TX2P/N) の Rx.Detect の間隔を制御します。 0x0 = 予約済み 0x1 = 6ms 0x2 = 36ms 0x3 = 84ms |
| 1 | DIS_WARM_RESET_RXD | R/W | 0x0 | デバイスがウォーム リセット中にポーリングを開始すると、ウォーム リセット後のレシーバ検出をディスエーブルにします。 0x0 = ウォーム リセット後にレシーバ検出を実行するかどうかは、その他の設定によって異なります。 0x1 = USB FSM がウォーム リセット中にデバイスがポーリングを開始したことを検出した場合、レシーバ検出は実行されません。 |
| 0 | USB_COMPLIANCE_CTRL | R/W | 0x0 | コンプライアンス モードの検出が FSM によって決定されるか、ディスエーブルになるかを制御します 0x0 = FSM によって決定されるコンプライアンス モード。 0x1 = コンプライアンス モードはディスエーブル。 |
USB_STATUS は、表 7-15 に示すとおりです。
概略表に戻ります。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7 | USB_FASTAEQ_STAT | RH | 0x0 | AEQ_EN = 1 かつ AEQ_MODE = x0 の場合、このステータス フィールドは短い EQ 設定と長い EQ 設定のどちらが使用されているかを示します。AEQ_EN = 0 の場合、このフィールドはデフォルト 0h になります。 0x0 = 短いチャネル EQ を使用。 0x1 = 長いチャネル EQ を使用。 |
| 6 | USB_AEQDONE_STAT | RH | 0x1 | このフィールドは AEQ がアクティブの間は Low で、AEQ が完了すると High になります。このビットは、U0_STAT および AEQ_EN = 1 のとき、または FORCE_AEQ_EN = 1 で HW が FORCE_AEQ を 0 にリセットしたときに有効です。 0x0 = AEQ が動作中 0x1 = AEQ が完了 |
| 5 | AEQ_HC_OVERFLOW | RH | 0x0 | 13 ビット AEQ ヒット カウンタのオーバーフロー ステータス |
| 4 | RESERVED | R | 0x0 | 予約済み |
| 3 | CM_ACTIVE | RH | 0x0 | コンプライアンス モードのステータス。 0x0 = USB3 コンプライアンス モードではありません。 0x1 = USB3 コンプライアンス モードです。 |
| 2 | U0_STAT | RH | 0x0 | U0 のステータス。デバイスが U0 状態に移行する場合に設定します。 |
| 1 | U2U3_STAT | RH | 0x0 | U2/U3 のステータス。デバイスが U2/U3 状態に移行する場合に設定します。 |
| 0 | DISC_STAT | RH | 0x1 | 接続解除ステータス。デバイスが接続解除ステータスになる場合に設定します。 |
VOD_CTRL は、表 7-16 に示すとおりです。
概略表に戻ります。
このレジスタは、UFP と DFP の両方に対するトランスミッタの出力の直線性範囲を制御します。デバイスが制限付きリドライバ用に構成されている場合(SSRX_LIMIT_ENABLE フィールドが設定されている)、USB_SSRX_VOD は SSRX 制限ドライバの VOD レベルを制御します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-6 | LFPS_TX12_VOD | R/W | 0x1 | LFPS 送信時の TX1 または TX2 の VOD 直線性制御。 0x0 = LINR_L3(最高) 0x1 = LINR_L2 0x2 = LINR_L1 0x3 = LINR_L0(最低) |
| 5-4 | DP_VOD | R/W | 0x0 | DP パスの VOD 直線性制御。 0x0 = LINR_L3(最高) 0x1 = LINR_L2 0x2 = LINR_L1 0x3 = LINR_L0(最低) |
| 3-2 | USB_TX12_VOD | R/W | 0x0 | USB 下流側ポート(TX1 および TX2)用の VOD 直線性制御。 0x0 = LINR_L3(最高) 0x1 = LINR_L2 0x2 = LINR_L1 0x3 = LINR_L0(最低) |
| 1-0 | USB_SSRX_VOD | R/W | 0x0 | USB 上流側ポート(SSRX)の VOD 直線性制御。SSRX_LIMIT_ENABLE = 1 の場合、このフィールドは SSRX の限定 VOD を制御します。 0x0 = LINR_L3(最高) 0x1 = LINR_L2 0x2 = LINR_L1 0x3 = LINR_L0(最低) |
AEQ_STATUS は、表 7-17 に示すとおりです。
概略表に戻ります。
このレジスタは、AEQ 機能のステータスを示します。
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 7-5 | RESERVED | R | 0x0 | 予約済み |
| 4 | DONE_STAT | RH | 0x0 | このフラグは、DAC 待機タイマが満了すると設定されます。 |
| 3-0 | AEQ_STAT | RH | 0x0 | 最適 EQ は、フル AEQ の完了後に FSM によって決定されています。このフィールドには、高速 AEQ に使用される EQ も示されます。このフィールドには、OVER_EQ_CTRL フィールドにプログラムされた値が含まれます。 |