JAJSW85 February   2025 TUSB1146-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電源特性
    6. 5.6  制御 I/O DC の電気的特性
    7. 5.7  USB および DP の電気的特性
    8. 5.8  タイミング要件
    9. 5.9  スイッチング特性
    10. 5.10 代表的特性
  7.   パラメータ測定情報
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 USB 3.2
      2. 6.3.2 ディスプレイ ポート
      3. 6.3.3 4 レベル入力
      4. 6.3.4 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C プログラミングによるデバイス構成
      3. 6.4.3 DisplayPort モード
      4. 6.4.4 直線性 EQ の構成
      5. 6.4.5 直線性 VOD
      6. 6.4.6 VOD モード
        1. 6.4.6.1 直線性 VOD
        2. 6.4.6.2 制限付き VOD
      7. 6.4.7 送信イコライゼーション
      8. 6.4.8 USB3.2 モード
      9. 6.4.9 下流側ポートの適応型イコライゼーション
        1. 6.4.9.1 I2 C モードでの高速な適応型イコライゼーション
        2. 6.4.9.2 完全適応型イコライゼーション
        3. 6.4.9.3 GPIO モードでの完全適応型イコライゼーション（I2C_EN ="F"）
    5. 6.5 プログラミング
      1. 6.5.1 モード間の遷移
      2. 6.5.2 疑似コードの例
        1. 6.5.2.1 リニア リドライバ モード付き高速 AEQ
        2. 6.5.2.2 高速 AEQ (制限付きリドライバ モード)
        3. 6.5.2.3 直線性リドライバ モード付きフル AEQ
        4. 6.5.2.4 リドライバ モード付きフル AEQ
      3. 6.5.3 TUSB1146-Q1 I2C アドレスのオプション
      4. 6.5.4 TUSB1146-Q1 I2C ターゲット アドレス
  9. 7 レジスタ マップ
    1. 7.1 TUSB1146-Q1 レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 USB および DP 上流側ポート (USB ホスト / DP GPU から USB-C レセプタクルへの) 構成
        2. 8.2.2.2 USB 下流側ポート (USB-C レセプタクルから USB ホストへ) の構成
          1. 8.2.2.2.1 固定イコライゼーション
          2. 8.2.2.2.2 高速な適応型イコライゼーション
          3. 8.2.2.2.3 完全適応型イコライゼーション
        3. 8.2.2.3 ESD 保護
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 USB 3.1 のみ
      2. 8.3.2 USB 3.1 および 2 レーンの DisplayPort モード
      3. 8.3.3 DisplayPort のみ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報
    2. 11.2 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.6 制御 I/O DC の電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
4 レベル入力
IIH High レベル入力電流 VCC = 3.6V、VIN = 3.6V 20 60 µA
IIL Low レベル入力電流 VCC = 3.6V、VIN = 0V -100 -40 µA
4 レベル VTH スレッショルド 0/R VCC = 3.3V 0.55 V
4 レベル VTH スレッショルド R/Float VCC = 3.3V 1.65 V
4 レベル VTH スレッショルド Float/1 VCC = 3.3V 2.7 V
RPU 内部プルアップ抵抗 48 kΩ
RPD 内部プルダウン抵抗 98 kΩ
2 ステート CMOS 入力 (CTL0、CTL1、FLIP)。CTL0 と FLIP はフェイルセーフです。
VIH High レベル入力電圧 VCC = 3.0 V 2 3.6 V
VIL Low レベル入力電圧 VCC = 3.6 V 0 0.8 V
RPD HPDIN、CADSNK の内部プルダウン抵抗 300 500 600 kΩ
RPD CTL1 の内部プルダウン抵抗 300 400 600 kΩ
IIH_CTL1 CTL1 の High レベル入力電流 VIN = 3.6V -12 12 µA
IIL_CTL1 CTL1 の Low レベル入力電流 VIN = GND、VCC = 3.6V -1 1 µA
IIH _HPD_CAD HPDIN、CADSNK の High レベル入力電流 VIN = 3.6V -11 11 µA
IIL_HPD_CAD HPDIN、CADSNK の Low レベル入力電流 VIN = GND、VCC = 3.6V -1 1 µA
IIH_CTL0_FLIP CTL0 および FLIP の High レベル入力電流 VIN = 3.6V、I2C_EN = 0 -1 2 µA
IIL_CTL0_FLIP CTL0 および FLIP の Low レベル入力電流 VIN = GND、VCC = 3.6V、I2C_EN = 0、 -1 1 µA
I2C 制御ピン (SCL、SDA)
VIH_3p3V 3.3V の I2C レベルに構成したときの High レベル入力電圧 I2C_EN = 1 2.0 3.6 V
VIL_3p3V 3.3V の I2C レベルに構成したときの Low レベル入力電圧 I2C_EN = 1 0 0.8 V
VIH_1p8V 1.8V の I2C レベルに構成したときの High レベル入力電圧 I2C_EN = F 1.2 V
VIL_1p8V 1.8V の I2C レベルに構成したときの Low レベル入力電圧 I2C_EN = F 0 0.6 V
VOL Low レベル出力電圧 I2C_EN = 0、IOL = 6mA 0 0.4 V
IOL Low レベル出力電流 I2C_EN = 0、VOL = 0.4V 20 mA
II(I2C) 入力電流 0.1 × V (I2C) < 入力電圧 < 3.3V -1 1 µA
CI(I2C) 入力容量 10 pF
C(I2C_FM+_BUS) FM+(1MHz) での I2C バス容量 150 pF
C(I2C_FM_BUS) FM (400kHz) での I2C バス容量 150 pF
R(EXT_I2C_FM+) FM+(1MHz) で動作時の SDA と SCL の両方の外付け抵抗 C(I2C_FM+_BUS) = 150pF 620 820 910 Ω
R(EXT_I2C_FM) FM+(400kHz) で動作時の SDA と SCL の両方の外付け抵抗 C(I2C_FM_BUS) = 150pF 620 1500 2200 Ω