JAJSW85 February   2025 TUSB1146-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電源特性
    6. 5.6  制御 I/O DC の電気的特性
    7. 5.7  USB および DP の電気的特性
    8. 5.8  タイミング要件
    9. 5.9  スイッチング特性
    10. 5.10 代表的特性
  7.   パラメータ測定情報
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 USB 3.2
      2. 6.3.2 ディスプレイ ポート
      3. 6.3.3 4 レベル入力
      4. 6.3.4 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C プログラミングによるデバイス構成
      3. 6.4.3 DisplayPort モード
      4. 6.4.4 直線性 EQ の構成
      5. 6.4.5 直線性 VOD
      6. 6.4.6 VOD モード
        1. 6.4.6.1 直線性 VOD
        2. 6.4.6.2 制限付き VOD
      7. 6.4.7 送信イコライゼーション
      8. 6.4.8 USB3.2 モード
      9. 6.4.9 下流側ポートの適応型イコライゼーション
        1. 6.4.9.1 I2 C モードでの高速な適応型イコライゼーション
        2. 6.4.9.2 完全適応型イコライゼーション
        3. 6.4.9.3 GPIO モードでの完全適応型イコライゼーション（I2C_EN ="F"）
    5. 6.5 プログラミング
      1. 6.5.1 モード間の遷移
      2. 6.5.2 疑似コードの例
        1. 6.5.2.1 リニア リドライバ モード付き高速 AEQ
        2. 6.5.2.2 高速 AEQ (制限付きリドライバ モード)
        3. 6.5.2.3 直線性リドライバ モード付きフル AEQ
        4. 6.5.2.4 リドライバ モード付きフル AEQ
      3. 6.5.3 TUSB1146-Q1 I2C アドレスのオプション
      4. 6.5.4 TUSB1146-Q1 I2C ターゲット アドレス
  9. 7 レジスタ マップ
    1. 7.1 TUSB1146-Q1 レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 USB および DP 上流側ポート (USB ホスト / DP GPU から USB-C レセプタクルへの) 構成
        2. 8.2.2.2 USB 下流側ポート (USB-C レセプタクルから USB ホストへ) の構成
          1. 8.2.2.2.1 固定イコライゼーション
          2. 8.2.2.2.2 高速な適応型イコライゼーション
          3. 8.2.2.2.3 完全適応型イコライゼーション
        3. 8.2.2.3 ESD 保護
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 USB 3.1 のみ
      2. 8.3.2 USB 3.1 および 2 レーンの DisplayPort モード
      3. 8.3.3 DisplayPort のみ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報
    2. 11.2 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.4.1 GPIO モードでのデバイス構成

I2C_EN が “0” の場合、または I2C_EN が “F” かつ (EQ0 が “0” かつ EQ1 が “0” ではない) 場合、TUSB1146-Q1 は GPIO 構成になります。TUSB1146-Q1 は、次の構成をサポートしています：USB 3.2 のみ、2 レーンの DisplayPort ＋ USB 3.2、または 4 レーンの DisplayPort（USB 3.2 なし）。CTL1 ピンは、DisplayPort を有効にするかどうかを制御します。CTL1 と CTL0 の組み合わせによって、USB 3.2 のみ、2 レーンの DisplayPort、または 4 レーンの DisplayPort が選択されます（詳細は 表 6-2 を参照）。表 6-3 に基づいて、AUXp および AUXn と SBU1 または SBU2 とのマッピングが制御されます。

電源投入後（VCCを 0V から 3.3V に）、TUSB1146-Q1 はデフォルトで USB3.2 モードになります。USB PD コントローラは、Type-C ポートにデバイスが接続されていないことを検出した場合、または接続されたデバイスによって USB3.2 動作が不要と判断された場合に、CTL0 ピンを Low から High、再び Low に遷移させることで、TUSB1146-Q1 を USB3.2 モードから解除する必要があります。

表 6-2 GPIO 構成制御
CTL1 ピン CTL0 ピン FLIP ピン TUSB1146-Q1 構成 VESA DisplayPort ALT モード
DFP_D 設定
L L L パワーダウン —
L L H パワーダウン —
L H L 1 ポート USB 3.2 ― フリップ機能なし —
L H H 1 ポート USB 3.2 ― フリップ機能あり —
H L L 4 レーン DP – フリップ機能なし C と E
H L H 4 レーン DP – フリップ機能あり C と E
H H L 1 ポート USB 3.2 ＋ 2 レーン DisplayPort ― フリップ機能なし D
H H H 1 ポート USB 3.2 ＋ 2 レーン DisplayPort ― フリップ機能あり D
表 6-3 GPIO による AUXp/AUXn と SBU1/SBU2 のマッピング
CTL1 ピン FLIP ピン マッピング
H L AUXp → SBU1
AUXn → SBU2
H H AUXp → SBU2
AUXn → SBU1
L > 2ms X オープン

表 6-4 は、TUSB1146-Q1 デバイスの MUX ルーティングを示しています。この表は、I2C と GPIO の両方の構成モードに有効です。

表 6-4 入力から出力へのマッピング
CTL1 ピン CTL0 ピン FLIP ピン 送信元 送信先
入力ピン 出力ピン
L L L 該当なし 該当なし
L L H 該当なし 該当なし
L H L RX1P SSRXP
RX1N SSRXN
SSTXP TX1P
SSTXN TX1N
L H H RX2P SSRXP
RX2N SSRXN
SSTXP TX2P
SSTXN TX2P
H L L DP0P RX2P
DP0N RX2N
DP1P TX2P
DP1N TX2N
DP2P TX1P
DP2N TX1N
DP3P RX1P
DP3N RX1N
H L H DP0P RX1P
DP0N RX1N
DP1P TX1P
DP1N TX1N
DP2P TX2P
DP2N TX2N
DP3P RX2P
DP3N RX2N
H H L RX1P SSRXP
RX1N SSRXN
SSTXP TX1P
SSTXN TX1N
DP0P RX2P
DP0N RX2N
DP1P TX2P
DP1N TX2N
H H H RX2P SSRXP
RX2N SSRXN
SSTXP TX2P
SSTXN TX2N
DP0P RX1P
DP0N RX1N
DP1P TX1P
DP1N TX1N