JAJSW85 February   2025 TUSB1146-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電源特性
    6. 5.6  制御 I/O DC の電気的特性
    7. 5.7  USB および DP の電気的特性
    8. 5.8  タイミング要件
    9. 5.9  スイッチング特性
    10. 5.10 代表的特性
  7.   パラメータ測定情報
  8. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 USB 3.2
      2. 6.3.2 ディスプレイ ポート
      3. 6.3.3 4 レベル入力
      4. 6.3.4 レシーバのリニア イコライゼーション
    4. 6.4 デバイスの機能モード
      1. 6.4.1 GPIO モードでのデバイス構成
      2. 6.4.2 I2C プログラミングによるデバイス構成
      3. 6.4.3 DisplayPort モード
      4. 6.4.4 直線性 EQ の構成
      5. 6.4.5 直線性 VOD
      6. 6.4.6 VOD モード
        1. 6.4.6.1 直線性 VOD
        2. 6.4.6.2 制限付き VOD
      7. 6.4.7 送信イコライゼーション
      8. 6.4.8 USB3.2 モード
      9. 6.4.9 下流側ポートの適応型イコライゼーション
        1. 6.4.9.1 I2 C モードでの高速な適応型イコライゼーション
        2. 6.4.9.2 完全適応型イコライゼーション
        3. 6.4.9.3 GPIO モードでの完全適応型イコライゼーション（I2C_EN ="F"）
    5. 6.5 プログラミング
      1. 6.5.1 モード間の遷移
      2. 6.5.2 疑似コードの例
        1. 6.5.2.1 リニア リドライバ モード付き高速 AEQ
        2. 6.5.2.2 高速 AEQ (制限付きリドライバ モード)
        3. 6.5.2.3 直線性リドライバ モード付きフル AEQ
        4. 6.5.2.4 リドライバ モード付きフル AEQ
      3. 6.5.3 TUSB1146-Q1 I2C アドレスのオプション
      4. 6.5.4 TUSB1146-Q1 I2C ターゲット アドレス
  9. 7 レジスタ マップ
    1. 7.1 TUSB1146-Q1 レジスタ
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 USB および DP 上流側ポート (USB ホスト / DP GPU から USB-C レセプタクルへの) 構成
        2. 8.2.2.2 USB 下流側ポート (USB-C レセプタクルから USB ホストへ) の構成
          1. 8.2.2.2.1 固定イコライゼーション
          2. 8.2.2.2.2 高速な適応型イコライゼーション
          3. 8.2.2.2.3 完全適応型イコライゼーション
        3. 8.2.2.3 ESD 保護
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 USB 3.1 のみ
      2. 8.3.2 USB 3.1 および 2 レーンの DisplayPort モード
      3. 8.3.3 DisplayPort のみ
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報
    1. 11.1 テープおよびリール情報
    2. 11.2 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

TUSB1146-Q1 TUSB1146-Q1 RGF パッケージ、40 ピン VQFN (上面図)図 4-1 TUSB1146-Q1 RGF パッケージ、40 ピン VQFN (上面図)
表 4-1 TUSB1146-Q1 のピンの機能
ピン I/O 説明
名称 番号
DP0p 1 差動 I DisplayPort レーン 0 の DP 差動正入力。
DP0n 2 差動 I DisplayPort レーン 0 の DP 差動負入力。
DP1p 4 差動 I DisplayPort レーン 1 の DP 差動正入力。
DP1n 5 差動 I DisplayPort レーン 1 の DP 差動負入力。
DP2p 7 差動 I DisplayPort レーン 2 の DP 差動正入力。
DP2n 8 差動 I DisplayPort レーン 2 の DP 差動負入力。
DP3p 10 差動 I DisplayPort レーン 3 の DP 差動正入力。
DP3n 11 差動 I DisplayPort レーン 3 の DP 差動負入力。
RX1n 23 差動 I/O DisplayPort の差動負出力、USB3.2 ダウンストリーム側ポートの場合の差動負入力。
RX1p 22 差動 I/O DisplayPort の差動正出力と、USB3.2 ダウンストリーム側ポートの差動正入力。
TX1n 26 差動 O DisplayPort または USB3.2 ダウンストリーム側ポートの差動負出力。
TX1p 25 差動 O DisplayPort または USB 3.2 ダウンストリーム側ポートの差動正出力。
TX2p 29 差動 O DisplayPort または USB 3.2 ダウンストリーム側ポートの差動正出力。
TX2n 28 差動 O DisplayPort または USB 3.2 ダウンストリーム側ポートの差動負出力。
RX2p 32 差動 I/O DisplayPort の差動正出力と、USB3.2 ダウンストリーム側ポートの差動正入力。
RX2n 31 差動 I/O DisplayPort の差動負出力、USB3.2 ダウンストリーム側ポートの場合の差動負入力。
SSTXp 40 差動 I USB3.2 アップストリーム側ポートの差動正入力。
SSTXn 39 差動 I USB3.2 アップストリーム側ポートの差動負入力。
SSRXp 37 差動 O USB3.2 アップストリーム側ポートの差動正出力。
SSRXn 36 差動 O USB3.2アップストリーム側ポートの差動負出力。
EQ1 27 4 レベル I このピンを EQ0 とともに使用する場合、USBレシーバ イコライザ ゲインを、下流側の RX1 および RX2 用に設定します。イコライゼーション設定の詳細については、表 6-7 を参照してください。
EQ0 30 4 レベル I このピンを EQ1 とともに使用する場合、USBレシーバ イコライザ ゲインを、下流側の RX1 および RX2 用に設定します。イコライゼーション設定の詳細については、表 6-7 を参照してください。
CAD_SNK/RSVD1(1) 21 I/O
(PD)		 I2C_EN ! = 0 の場合、このピンは予約済みです。未使用時は、オープンのままにしてください。I2C_EN = 0 の場合、このピンは CAD_SNK（L = AUX スヌープが有効、H = AUX スヌープが無効で、すべてのレーンがアクティブ）です。
HPDIN/RSVD2(1) 24 I/O
(PD)		 I2C_EN ! = 0 の場合、このピンは予約済みです。未使用時は、オープンのままにしてください。I2C_EN = 0 の場合、このピンは DisplayPort シンクから受信したホットプラグ検出の入力です。HPDIN が Low の状態が 2ms を超えると、すべての DisplayPort レーンが無効になり、AUX-to-SBU スイッチは閉じたままとなります。
I2C_EN 9 4 レベル I I2C プログラミング モードまたは GPIO プログラミング選択。
0 = GPIO モード（I2C 無効）、アダプティブ EQ 無効。
R = TI テスト モード（3.3V で I2C が有効）
、EQ0 = 「0」および EQ1 = 「0」のとき、F = I2C は 1.8V で有効。それ以外の場合、GPIO モード（I2C は有効）、アダプティブ EQ が有効。
1 = 3.3V で I2C が有効。
SBU1 19 I/O、CMOS SBU1 の詳細を示します。TI では、このピンを Type-C レセプタクルの SBU1 ピンに DC 結合することを推奨します。GND との間に 2MΩ の抵抗も推奨されます。
SBU2 18 I/O、CMOS SBU2 の詳細を示します。TI では、このピンを Type-C レセプタクルの SBU2 ピンに DC 結合することを推奨します。GND との間に 2MΩ の抵抗も推奨されます。
AUXp 16 I/O、CMOS AUXp。AC カップリング コンデンサを経由して DisplayPort ソースに接続された DisplayPort AUX の正の I/O。AC カップリング コンデンサに加えて、このピンと GND の間に 100K の抵抗も必要です。このピンは AUXN とともに TUSB1146-Q1 によって AUX スヌーピングに使用され、Type-C の方向に基づいて SBU1/2 にルーティングされます。
AUXn 17 I/O、CMOS AUXn。AC カップリング コンデンサを経由して DisplayPort ソースに接続された DisplayPort AUX の負の I/O。AC カップリング コンデンサに加えて、このピンで VCC（3.3V）との間に 100K の抵抗も必要です。このピンは AUXP とともに TUSB1146-Q1 によって AUX スヌーピングに使用され、Type-C の方向に基づいて SBU1/2 にルーティングされます。
DPEQ1 34 4 レベル I DisplayPort レシーバ EQ。DPEQ0 に加えて、このピンは DisplayPort レシーバのイコライゼーション ゲインを選択します。イコライゼーション設定の詳細については、表 6-9 を参照してください。
DPEQ0/A1 6 4 レベル I DisplayPort レシーバ EQ。DPEQ1 に加えて、このピンは DisplayPort レシーバのイコライゼーション ゲインを選択します。I2C_EN が「0」でない場合、このピンは TUSB1146-Q1 の I2 C アドレスも設定します。イコライゼーション設定の詳細については、表 6-9 を参照してください。
SSEQ1 35 4 レベル I SSEQ0 とともに、アップストリーム側の SSTXP/N の USB レシーバ イコライザ ゲインを設定します。イコライゼーション設定の詳細については、表 6-8 を参照してください。
SSEQ0/A0 3 4 レベル I SSEQ1 とともに、アップストリーム側の SSTXP/N の USB レシーバ イコライザ ゲインを設定します。I2C_EN が「0」でない場合、このピンは TUSB1146-Q1 の I2 C アドレスも設定します。イコライゼーション設定の詳細については、表 6-8 を参照してください。
FLIP/SCL 13 2 レベル I I2C_EN = '0' のとき、これはフリップ制御ピンです。それ以外の場合、このピンは I2C クロックです。I2C クロックに使用する場合は、このピンを I2C コントローラの VCC I2C 電源にプルアップします。
CTL0/SDA 14 2 レベル I I2C_EN ='0' のとき、これはUSB3スイッチ制御ピンです。それ以外の場合、このピンは I2C データです。I2C データに使用する場合は、このピンを I2C コントローラの VCC I2C 電源にプルアップします。
CTL1/HPDIN 15 2 レベル I
（フェイルセーフ）
（PD）		 DP Alt モード スイッチ制御ピン。I2C_EN =「0」のとき、このピンは DisplayPort 機能を有効化または無効化します。それ以外の場合、I2C_EN が「0」でない場合、DisplayPort 機能は I2C レジスタにより有効化および無効化されます。
L = DisplayPort は無効。
H = DisplayPort は有効。
I2C_EN が「0」でない場合、このピンは DisplayPort シンクから受信したホット プラグ検出の入力です。HPDIN が Low の状態が 2ms を超えると、すべての DisplayPort レーンが無効になり、AUX-to-SBU スイッチは閉じたままとなります。
VCC 12、20、33、38 P 3.3V 電源
サーマル パッド G グランド
(1) フェイルセーフ I/O 以外。VCC が取り外された状態でピンをアクティブに High に駆動すると、VCC ピンにリーク電圧が発生します。