JAJSJO5C October   2022  – October 2025 LM64440-Q1 , LM64460-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
    1. 5.1 ウェッタブル フランク
    2. 5.2 クリアランスと FMEA のピン配置設計
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング特性
    7. 6.7 システム特性
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力電圧範囲 (VIN1、VIN2)
      2. 7.3.2  出力電圧の設定ポイント (FB)
      3. 7.3.3  高精度のイネーブルおよび入力電圧 UVLO EN
      4. 7.3.4  MODE/SYNC の動作
        1. 7.3.4.1 レベル依存の MODE/SYNC 制御
        2. 7.3.4.2 パルス依存の MODE/SYNC ピン制御
      5. 7.3.5  クロックのロック
      6. 7.3.6  パワー グッド モニタ (PGOOD)
      7. 7.3.7  バイアス電源レギュレータ (VCC、BIAS)
      8. 7.3.8  ブートストラップ電圧と UVLO (CBOOT)
      9. 7.3.9  スペクトラム拡散
      10. 7.3.10 ソフトスタートとドロップアウトからの回復
      11. 7.3.11 過電流および短絡保護
      12. 7.3.12 サーマル シャットダウン
      13. 7.3.13 入力電源電流
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 スタンバイ モード
      3. 7.4.3 アクティブ モード
        1. 7.4.3.1 CCM モード
        2. 7.4.3.2 AUTO モード - 軽負荷動作
          1. 7.4.3.2.1 ダイオード エミュレーション
          2. 7.4.3.2.2 周波数フォールドバック
        3. 7.4.3.3 FPWM モード - 軽負荷動作
        4. 7.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 7.4.3.5 ドロップアウト
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計 1 - 車載用同期整流 6A 降圧レギュレータ、2.1MHz
        1. 8.2.1.1 設計要件
      2. 8.2.2 設計 2 - 車載用同期整流 4A 降圧レギュレータ、2.1MHz
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1  WEBENCH® ツールによるカスタム設計
          2. 8.2.2.2.2  出力電圧の設定
          3. 8.2.2.2.3  スイッチング周波数の選択
          4. 8.2.2.2.4  インダクタの選択
          5. 8.2.2.2.5  出力コンデンサの選択
          6. 8.2.2.2.6  入力コンデンサの選択
          7. 8.2.2.2.7  ブートストラップ コンデンサ
          8. 8.2.2.2.8  VCC コンデンサ
          9. 8.2.2.2.9  BIAS 電源の接続
          10. 8.2.2.2.10 フィードフォワード ネットワーク
          11. 8.2.2.2.11 入力電圧 UVLO
        3. 8.2.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 熱設計およびレイアウト
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
8.2.2.2.6 入力コンデンサの選択

入力コンデンサは、スイッチング周波数の AC 電流により、コンバータへの入力リップル電圧を制限する必要があります。テキサス・インスツルメンツは、幅広い温度範囲で低インピーダンスと高い RMS 電流定格を実現するセラミック コンデンサの使用を推奨しています。式 11 に、入力コンデンサの RMS 電流を示します。ここで、D = VOUT/VIN はコンバータのデューティ サイクルです。入力コンデンサの RMS 電流の最大値は D = 0.5 のときに発生します。この時点で、コンデンサの RMS 電流定格は出力電流の半分を超えています。

式 11. LM64440-Q1 LM64460-Q1

理想的には、降圧段への入力電流の DC 成分と AC 成分は、それぞれ入力電圧源と入力コンデンサによって供給されます。インダクタ リップル電流を無視すると、入力コンデンサは、D 間隔の間に振幅 (IOUT − IIN) の電流をソースし、1 − D 間隔の間に IIN をシンクします。そのため、入力コンデンサは、出力電流に等しいピーク ツー ピーク振幅の方形波電流を導通します。この結果、AC リップル電圧の合成容量成分は三角波になります。ESR 関連のリップル成分だけでなく、式 12 にピーク ツー ピーク リップル電圧の振幅を示します。

式 12. LM64440-Q1 LM64460-Q1

式 13 に、特定の負荷電流に必要な入力容量を示します。

式 13. LM64440-Q1 LM64460-Q1

ここで、

  • ΔVIN は、入力電圧リップルの仕様です。

LM64440-Q1 と LM64460-Q1 の Enhanced HotRod QFN パッケージは、パッケージの両側に 2 つの入力電圧ピンと 2 つの電源グランド ピンを備えています。これにより、入力コンデンサを分割して、内部パワー MOSFET に対して最適に配置することができ、入力のバイパスの効果を高めることができます。コンバータには、4.7μF のセラミック入力コンデンサが 2 個以上必要です。X7R または X7S 誘電体の使用と、占有面積は 1206 または 1210 を推奨します。この例では、コンバータに隣接する対称的なレイアウトに、10μF、50V のセラミック コンデンサを 2 個配置します。各入力からグランド ピン ペアに 1 個ずつ、[VIN1、PGND1] と [VIN2、PGND2] です。

CISPR 25 Class 5 (150kHz ～ 108MHz の周波数範囲全体にわたって EMI を制限) などの伝導型 EMI 仕様を満たすよう、車載アプリケーション向けに追加コンデンサを取り付けます。たとえば、入力からグランドへの各ピン ペアに、コンバータに隣接して、10nF、0402 のセラミック コンデンサを配置します。これらのコンデンサは、スイッチング ループ内の寄生インダクタンスを最小限に抑え、スイッチ ノード電圧のオーバーシュートとリンギングを抑制し、高周波 EMI を低減できます。図 8-1 または図 8-2 でCIN-HF1 および CIN-HF2 として指定されている 2 つの 10nF コンデンサは、X7R 以上の誘電体を使用した 50V 定格とする必要があります。

セクション 8.3で説明したように、入力にセラミックと並列に中 ESR の電解バルク コンデンサ (68μF ～ 100μF) を使用すると、低周波数のフィルタリングと並列ダンピングを実現し、低 ESR、高 Q のセラミック入力コンデンサでの入力寄生インダクタンスの共振の影響を緩和できます。これは、長い配線またはパターンを使って入力電源をコンバータに接続する場合に特に当てはまります。