JAJSNO9 データシート

JAJSNO9A January 2022 – December 2024 TAA5212

PRODUCTION DATA

6.3.8 割り込み、ステータス、およびデジタル I/O ピンの多重化

デバイス内の特定のイベントはホストプロセッサの介入を必要とし、ホストプロセッサへの割り込みをトリガするために使用できます。そのようなイベントの 1 つに、オーディオシリアルインターフェース（ASI）バスエラーがあります。ASI バスエラークロックに何らかのエラーが検出された場合、デバイスは記録チャネルをパワーオフにします。

無効な FSYNC 周波数
無効な SBCLK 対 FSYNC 比
SBCLK または FSYNC クロックの長い一時停止

ASI バスクロックエラーが検出されると、デバイスはすべての録画および再生チャネルをできるだけ早くシャットダウンします。ASI バスクロックエラーがすべて解決されると、デバイスの音量が元の状態に戻り、オーディオが回復します。ASI バスクロックエラーが発生している間、クロックエラー割り込みマスクレジスタビット INT_MASK0[7]（P1_R47_D[7]）が Low に設定されている場合、内部割り込み要求（IRQ）割り込み信号は Low をアサートします。クロックエラーは、ラッチされたフォルトステータスレジスタビット INT_LTCH0（P1_R52）でも読み出しが可能です。これは読み出し専用のレジスタです。ラッチされたフォルトステータスレジスタ INT_LTCH0 を読み出すと、ラッチされたフォルトステータスがすべてクリアされます。このデバイスは、内部 IRQ 割り込み信号を GPIOx または GPO1 ピンにルーティングするように追加設定できます。また、これらのピンを他のデバイスのオープンドレイン割り込み出力に配線を削減できるように、オープンドレイン出力として設定することもできます。

IRQ 割り込み信号は、INT_POL（P0_R66_D[7]）レジスタビットを設定することで、アクティブ Low またはアクティブ High のどちらかに構成できます。この信号は、INT_EVENT[1:0]（P0_R66_D[6:5]）レジスタビットをプログラムすることで、単一パルスまたは一連のパルスとして設定することもできます。割り込みがパルスの一連のシーケンスとして構成されている場合、イベントがパルスの開始をトリガーし、ラッチされたフォルトステータスレジスタが読み取られて割り込みの原因が特定されるとパルスが停止します。

また、このデバイスは、チャネルがパワーアップまたはパワーダウンの状態であるか、デバイスがスリープモードであるか否かを判断するための読み取り専用のライブステータスレジスタもサポートしています。これらのステータスレジスタは、DEV_STS0（P0_R121）および DEV_STS1（P0_R122）レジスタビットにあります。

このデバイスには多機能の GPIOx、GPI1、および GPO1 ピンがあり、目的の特定の機能に合わせて構成できます。表 6-41 に、これらのマルチファンクションピンの、さまざまな機能に対するすべての可能な割り当てをリストアップします。

表 6-41 マルチファンクションピン構成

行	ピン機能	GPIO1	GPIO2	GPO1	GPI1
—	—	GPIO1_CFG	GPIO2_CFG	GPO1_CFG	GPI1_CFG
—	—	P0_R10[7:4]	P0_R11[7:4]	P0_R12[7:4]	P0_R13[1]
A	ピンがディスエーブル時	S⁽¹⁾	S（デフォルト）	S（デフォルト）	S（デフォルト）
B	汎用出力 (GPO)	S	S	S	NS
C	割り込み出力（IRQ）	S（デフォルト）	S	S	NS
D	すべての ADC チャネルのパワーダウン	S	S	NS	S
E	PDM クロック出力（PDMCLK）	S	S	S	NS
F	MICBIAS オン / オフ入力 (BIASEN)	S	S	NS	S
G	汎用入力 (GPI)	S	S	NS	S
H	コントローラクロック入力 (CCLK)	S	S	S	S
I	ASI デイジーチェーン入力	S	S	NS	S
J	PDM データ入力 1 (PDMDIN1)	S	S	NS	S
K	PDM データ入力 2 (PDMDIN2)	S	S	NS	S
L	ASI DOUT	S	S	S	NS
M	ASI BCLK	S	S	S	S
N	ASI FSYNC	S	S	S	S
O	汎用クロック出力	S	S	S	NS
P	インクリメンタル ADC 変換開始	S	S	NS	S

(1) S は、この列に記載されている GPIO1、GPOx、または GPIx ピンで、この行に記載されている機能がサポートされていることを意味します。

GPO1 または GPIOx ピンは、それぞれ独立して、P0_R10_D[2:0]、P0_R11_D[2:0]、P0_R12_D[2:0] の GPIOx_DRV[2:0] または GPO1_DRV[2:0] レジスタビットを使用して、希望するドライブ構成設定に設定することができます。表 6-42 に、ドライブ構成の設定を示します。

表 6-42 GPIOx または GPO1 ピンドライブ構成の設定

P0_R10_D[2:0]：GPIO1_DRV[2:0]	GPIO1 の GPIO 出力ドライブ構成設定
000	GPIO1 ピンが高インピーダンス（フローティング）に設定
001	GPIO1 ピンは、アクティブ Low またはアクティブ High で駆動
010 (デフォルト)	GPIO1 ピンはアクティブ Low または弱 High（オンチッププルアップ）で駆動
011	GPIO1 ピンはアクティブ Low またはハイインピーダンスで駆動（フローティング）。
100	GPIO1 ピンは、弱 Low（オンチッププルダウン）またはアクティブ High で駆動
101	GPIO1ピンは、ハイインピーダンス（フローティング）またはアクティブ High で駆動
110 および 111	予約済み（これらの設定は使用しないでください）

汎用出力（GPO）として構成したときは、GPO_GPI_VAL（P0_R14）レジスタを書き込むことで、GPIOx または GPO1 ピンの値を駆動できます。GPIO_MON ビット（P0_R14_D[3:1]）は、汎用入力（GPI）として構成されている場合、GPIOx または GPI1 ピンのステータスを読み出すために使用できます。