JAJSNO9 データシート

JAJSNO9A January 2022 – December 2024 TAA5212

PRODUCTION DATA

6.5.1.2 SPI 制御インターフェイス

一般的な SPI プロトコルでは、ホストプロセッサ（コントローラ）と周辺機器の間で全二重同期シリアル通信が可能です。SPI コントローラ（この場合、ホストプロセッサ）は、同期クロック（SCLK に駆動）を生成し、ペリフェラルセレクトピン CSZ を High から Lowにすることで送信を開始します。SPI ペリフェラルデバイス（TAA5212など）は、送信を開始および同期するコントローラデバイスによって異なります。SPI コントローラにより開始されると、送信が開始されます。SPI コントローラからのバイトは、コントローラのシリアルクロック（SCLK に駆動）の制御下で、ペリフェラル PICO ピンにシフトインを開始します。そのバイトが PICO ピンでシフトインすると、1 バイトが POCI ピンでコントローラシフトレジスタにシフトアウトされます。

SPI 制御用のデバイスを構成するには、表 6-44 を参照してください。表 6-44 は、SPI 制御モードのピン配置を記述します。

表 6-44 SPI 制御のピン割り当て

ピン番号	ピン名	SPI モードでのピン名	説明
7	SCL	SCLK	SPI シリアルビットクロック
8	SDA	PICO	SPI ペリフェラル入力ピン
11	GP01	POCI	SPI ペリフェラル出力ピン
12	GPI1	CSZ	SPI チップセレクト入力

TAA5212 は、クロック極性設定が 0（標準的なマイクロプロセッサ SPI 制御ビット CPOL=0）およびクロック位相設定が 1（標準的なマイクロプロセッサ SPI 制御ビット CPHA=1）の標準 SPI 制御プロトコルをサポートしています。CSZ ピンは送信と送信の間に Low レベルを維持できますが、デバイスは CSZ の立ち下がりエッジ後に送信された最初の8ビットのみをコマンドバイトとして解釈し、次の 8 ビットをレジスタへの書き込みの場合のみデータバイトとして解釈します。本デバイスはすべてレジスタによって制御されます。これらのレジスタの読み書きは、そのレジスタのデータに先行して PICO ピンに送信される 8 ビットコマンドによって実行されます。表 6-45 は EEPROM の構造を示します。最初の 7 ビットは、0 から 127（10 進数）までの書き込みまたは読み取り中のレジスタのアドレスを指定します。コマンドワードは R/W ビットで終了し、シリアルバス上のデータフローの方向を指定します。

レジスタ書き込みの場合は、R/W ビットを 0 に設定します。データの 2 番目のバイトが PICO ピンに送信され、レジスタに書き込むデータが含まれます。レジスタの読み取りも、同様の方法で実行されます。8 ビットのコマンドワードは、7 ビットのレジスタアドレスを送信し、それに続いてレジスタ読み取りを示す 1 に等しい R/W ビットが続きます。8 ビットのレジスタデータは、フレーム内の 2 番目の 8SCLK クロックの間に、POCI ピンからデバイスからクロックアウトされます。CSZ ピンが高レベルにプルアップされるまで、このデバイスは複数バイトのデータ書き込み/読み出し転送のためのシーケンシャル SPI アドレス指定をサポートします。複数バイトのデータ書き込みまたは読み取り転送は、すべてのデータバイト転送が完了するまでは、それぞれ単一バイトのデータ書き込みまたは読み取り転送と同一です。ホストデバイスは、すべてのデータバイト転送中に CSZ ピンを Low に保つ必要があります。図 6-70にシングルバイトの書き込み転送を示し、図 6-71 にシングルバイトの読み取り転送を示します。

表 6-45 SPI コマンドワード

ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
ADDR(6)	ADDR(5)	ADDR(4)	ADDR(3)	ADDR(2)	ADDR(1)	ADDR(0)	R/WZ

図 6-70 SPIシングルバイトの書き込み転送

図 6-71 SPI シングルバイトの読み取り転送