2 相 PFC コントローラの外部電圧制御ループは、単相コントローラと同じように機能し、ループ安定性の補償技法が標準的です[7]。出力電圧の歪みの原因となる歪みを避けるため、電圧ループの帯域幅は、出力コンデンサの 2 ライン リップル周波数 (f_2LF) よりも大幅に低くする必要があります。電圧誤差アンプ (V_VAO) の出力は乗算器への入力となり、必要な出力電力に応じて入力電流の振幅を調整します。電流ループの帯域幅内での VAO の変動は、入力電流の波形に影響を与えます。C_OUT 上の低周波リップルは入力電力のみに依存するため、そのピーク・ツー・ピーク振幅は、高ラインでも低ラインでも同じです。このリップルに対する電圧ループの応答は、低ライン電流よりも高ライン電流に対して大きな歪み効果を及ぼします。したがって、VAO に起因する入力電流の 3 次高調波歪みの許容割合は、ハイライン条件を用いて決定する必要があります。

電圧誤差アンプ (VA) は相互コンダクタンス型アンプであるため、その入力のインピーダンスはアンプ ゲインに影響を及ぼしません。アンプ ゲインは、相互コンダクタンス (g_mv) と出力インピーダンス (Z_OV) の積によってのみ決まります。そのため、VSENSE 入力分圧器ネットワークの値は、VSENSE および VINAC 開路保護で説明されている基準に基づいて個別に決定されます。その出力は VAO ピンです。

図 6-6 タイプ II 補償付き電圧誤差アンプ

入力電流波形の 3 次高調波歪みを所望のレベルに抑えるために、V_VSENSE の 2 倍ラインリップル電圧成分は VAO において十分に減衰され、位相シフトされる必要があります [4]。許容される入力の 3 次高調波歪み 1% ごとに、2 倍ライン周波数における小信号ゲイン G_VEA = V_VAOpk / v_SENSEpk = g_mv × Z_OV は、V_VAO の全電圧範囲にわたって 2% を超えるリップルを許容してはなりません。UCC28070-Q1 では、V_VAO は無負荷時の 1V から全負荷時のおよそ 4.2V まで変化し、ΔV_VAO = 3.2V となります。したがって、3.2V の 2% は 64mV のピーク リップルとなります。

出力コンデンサの最大低周波ゼロ ツー ピーク リップル電圧は、おおよそ次の式で表されます：

式 28.

ここで

• P_IN(avg) は、インターリーブ PFC プリレギュレータの総最大入力電力です
• V_OUT(avg) は平均出力電圧です
• C_OUT は出力キャパシタンスです

ここで、

• k_R は VSENSE 上の抵抗分圧ネットワークのゲインです

したがって、k_3rd は、VAO リップルに起因する入力電流の 3 次高調波歪みの許容割合 (%) を表します、

式 30.

VAO 上のこのインピーダンスはコンデンサ (C_PV) によって設定され、C_PV = 1 / (2πf_2LF × Z_OV(f_2LF)) で表されます。したがって、次のようになります：

式 31.

電圧ループのユニティ ゲイン クロスオーバ周波数 (f_VXO) は、開ループ電圧伝達関数ゲインを 1 に設定することで解決できます：

式 32.

式 33. so,

補償のゼロ配置ネットワークにおけるゼロ抵抗 (R_ZV) をここで算出できます。R_ZV は C_PV とともに f_VXO に極を配置し、クロスオーバーで 45° の位相マージンを得ます。

式 34. Thus,

最後に、コンデンサ C_ZV によってゼロが f_VXO / 6 かそれ以下に配置され、DC で高ゲインを得つつ、ブレークポイントを f_VXO より十分低くすることで位相マージンを大きく損なわないようにします。f_VXO / 10 を選ぶことで、C_ZV と C_PV の並列合成値を C_ZV と近似でき、C_ZV を次のように簡単に求められます：

式 35.

スプレッドシートや数値計算プログラムを用いることで、C_ZV、R_ZV、C_PV を操作して、それらが f_VXO や位相マージン、および 3 次高調波歪みへの寄与割合に及ぼす影響を確認できます。また、位相マージンは P_IN(avg)レベルとして確認でき、システム パラメータの許容誤差が変動することもあります。