TPS7A57
- 入力電圧範囲：
- BIAS なし：1.1V ～ 6.0V
- BIAS あり：0.7V ～ 6.0V
- 1V 以下のコア電圧に対して LILO 動作を有効にします
- 可変出力電圧範囲：0.5V ～ 5.2V
- 単一の外付け抵抗 (RREF) で設定
- VOUT = IREF × RREF
- ユニティ ゲイン アーキテクチャにより、全範囲にわたって低ノイズを維持します
- 出力電圧ノイズ：2.45µVRMS (10Hz - 100kHz、CNR/SS = 4.7µF)
- ノイズは VOUT に応じてスケーリングされません
- ライン、負荷、温度の全範囲にわたって 1% (最大値) の精度
- 低いドロップアウト：5A 時に 75mV
- VOUT から独立したドロップアウト
- 電源電圧変動除去比 (5A)：
- 1kHz 時に 100dB
- 10kHz 時に 78dB
- 100kHz 時に 60dB
- 1MHz において 36dB (高電流 LDO として業界トップクラス)
- 負荷過渡応答：
- 100mA～5A の負荷ステップで ±2mV
- 高いループ帯域幅 (約 1MHz) により高速応答を実現
- プログラム可能なソフトスタート：CNR/SS を使用
- デュアル機能 - 突入制御 + ノイズ フィルタリング
- バイアス レールの柔軟性：
- 内部チャージ ポンプ (CP_EN) または 3V ～ 11V の外部電源レールを使用可能
- スイッチング ノイズをゼロにするために、内部チャージ ポンプを無効にできます
- パワー グッド表示 (PG)：オープン ドレイン出力：
- スレッショルド：VOUT の 90%
- ヒステリシス：2%
- パッケージ：3mm x 3mm、16 ピン WQFN (RTE)
- 放熱性能： RθJA: 21.9°C/W (評価基板のレイアウト)
TPS7A57 は、超低ノイズ (2.45µVRMS) かつ高電流 (5A) に対応したリニアレギュレータであり、優れた電源品質を必要とするノイズに敏感なアナログおよびデジタル負荷向けに設計されています。75mV のドロップアウト、1MHz における 36dB の PSRR、1% の精度を特長とするこの LDO は、内部チャージ ポンプまたは外部バイアス レールを用いて、0.7V ～ 6V の入力電圧で動作します。この LDO は、レーダー、RF、SERDES、および高精度計測機器用途向けに設計されています。
お客様が関心を持ちそうな類似品
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | TPS7A57 5A、低 VIN (0.7V)、低ノイズ (2.1μVRMS)、高精度 (1%)、 超低ドロップアウト (LDO) 電圧レギュレータ | PDF | HTML | PDF | HTML | 2026/03/27 | |
| ホワイト・ペーパー | 超低ノイズ LDO の出力ノイズ測定 | PDF | HTML | PDF | HTML | 2026/05/11 | ||
| ホワイト・ペーパー | LDO ターンオン (スタートアップ) 時間の明確化 | PDF | HTML | PDF | HTML | 2026/04/27 | ||
| ホワイト・ペーパー | Reduce System Noise Using Parallel LDOs | PDF | HTML | 2025/11/03 | |||
| 回路設計 | Voltage Margining and Scaling Circuit with a Voltage Output Smart DAC (Rev. A) | PDF | HTML | 2024/04/17 | |||
| 回路設計 | Voltage Margining and Scaling Circuit With Current Output Smart DAC (Rev. A) | PDF | HTML | 2024/04/16 | |||
| 証明書 | TPS7A57EVM-081 EU RoHS Declaration of Conformity (DoC) | 2023/01/09 | ||||
| ホワイト・ペーパー | Parallel LDO Architecture Design Using Ballast Resistors | PDF | HTML | 2022/12/14 | |||
| ホワイト・ペーパー | Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast | PDF | HTML | 2022/12/13 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TPS7A57EVM-056 — TPS7A57 5A、低 VIN (入力電圧範囲)、低ノイズ、高精度 LDO 電圧レギュレータの評価基板
TPS7A57 評価基板 (EVM) は、設計エンジニアが独自回路を採用したアプリケーションで TPS7A57 リニア レギュレータを使用することを考慮している場合に、このレギュレータの動作と性能の評価に役立ちます。この評価基板 (EVM) の構成として、多様なアプリケーションに適した、低ノイズで高精度のリニア レギュレータを 1 個搭載しています。このレギュレータは、低VIN-to-VOUT 降下で、負荷に最大5Aを供給することができます。
安定性を確保するため、22-μF（最小）～3-mFの出力コンデンサを使用してください。LDO (...)
TPS7A57EVM-081 — TPS7A57 低ノイズ、高精度、5A、LDO (低ドロップアウト) 電圧レギュレータの評価基板
TPS7A57EVM-081 評価基板 (EVM) は、低ノイズの LDO (低ドロップアウト) リニア レギュレータである TPS7A57 を開発するためのプラットフォームです。TIDA-050061 リファレンス デザインは、複数のバラスト抵抗を使用し、13A を供給できる TPS7A57 を並列構成で提示します。
高性能の負荷過渡回路を搭載しているので、高速の負荷過渡テストに役立ちます。入力電流と出力電流の測定を支援するために、低誘導性の電流ループも搭載しています。
PARALLEL-LDO-CALC — Parallel low-dropout (LDO) calculator
パラレル LDO カリキュレータは、Microsoft® Excel®-ベースのツールであり、複数のバラスト抵抗を使用してパラレル LDO レギュレータのワーストケース分析を提供することができます。このツールを使用すると、必要なパラレル LDO レギュレータの最少数と、一連のシステム要件に最適なバラスト抵抗を特定することができます。
パラレル アプリケーションで使用する一般的な LDO レギュレータのデータシート情報は、このカリキュレータにあらかじめ入力済みです。開発ユーザーは、開発中システムの要件に基づいて、システムのニーズに最もよく調和する LDO レギュレータ (...)
TIDA-050061 — スケーラブル、大電流、低ノイズのパラレル LDO (低ドロップアウト) のリファレンス デザイン
TIDA-050061 パラレル LDO (低ドロップアウト) リファレンス デザインは、13A を供給できる複数のバラスト抵抗を採用した並列構成で、低ノイズ LDO リニア レギュレータである TPS7A57 を提示します。高速負荷過渡テストを容易に実施できるように、高性能の負荷過渡回路を搭載しています。入力電流と出力電流の測定を支援するために、低誘導性の電流ループも搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RTE) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。