JAJSGI4C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 タイミング図
    12. 5.12 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 アナログ入力保護
        2. 6.3.1.2 フルスケール電圧 (VFS) の調整
        3. 6.3.1.3 アナログ入力オフセットの調整
      2. 6.3.2 ADC コア
        1. 6.3.2.1 ADC の動作原理
        2. 6.3.2.2 ADC コアのキャリブレーション
        3. 6.3.2.3 ADC のオーバーレンジ検出
        4. 6.3.2.4 コード エラー レート (CER)
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
        1. 6.3.4.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.4.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.4.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.4.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.4.3.2 SYSREF 自動較正
      5. 6.3.5 デジタル ダウン コンバータ (デュアル チャネル モードのみ)
        1. 6.3.5.1 数値制御オシレータと複素ミキサ
          1. 6.3.5.1.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.5.1.2 NCO の選択
          3. 6.3.5.1.3 基本 NCO 周波数設定モード
          4. 6.3.5.1.4 有理 NCO 周波数設定モード
          5. 6.3.5.1.5 NCO 位相オフセット設定
          6. 6.3.5.1.6 NCO 位相同期
        2. 6.3.5.2 デシメーション フィルタ
        3. 6.3.5.3 出力データ フォーマット
        4. 6.3.5.4 デシメーション設定
          1. 6.3.5.4.1 デシメーション係数
          2. 6.3.5.4.2 DDC ゲイン ブースト
      6. 6.3.6 JESD204B インターフェイス
        1. 6.3.6.1 トランスポート層
        2. 6.3.6.2 スクランブル機能
        3. 6.3.6.3 リンク層
          1. 6.3.6.3.1 コード グループ同期 (CGS)
          2. 6.3.6.3.2 初期レーン整列シーケンス (ILAS)
          3. 6.3.6.3.3 8b/10b エンコーディング
          4. 6.3.6.3.4 フレームおよびマルチフレーム監視
        4. 6.3.6.4 物理層
          1. 6.3.6.4.1 SerDes プリエンファシス
        5. 6.3.6.5 JESD204B 対応
        6. 6.3.6.6 複数デバイスの同期と決定論的レイテンシ
        7. 6.3.6.7 Subclass 0 システムでの動作
      7. 6.3.7 アラームの監視
        1. 6.3.7.1 NCO エラー検出
        2. 6.3.7.2 クロック エラー検出
      8. 6.3.8 温度監視ダイオード
      9. 6.3.9 アナログ基準電圧
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 JESD204B モード
        1. 6.4.3.1 JESD204B 出力データ フォーマット
        2. 6.4.3.2 デュアル DDC および冗長データ モード
      4. 6.4.4 パワーダウン モード
      5. 6.4.5 テスト モード
        1. 6.4.5.1 シリアライザのテスト モードの詳細
        2. 6.4.5.2 PRBS テスト モード
        3. 6.4.5.3 ランプ テスト モード
        4. 6.4.5.4 ショートおよびロング トランスポート テスト モード
          1. 6.4.5.4.1 ショート トランスポート テスト パターン
          2. 6.4.5.4.2 ロング トランスポート テスト パターン
        5. 6.4.5.5 D21.5 テスト モード
        6. 6.4.5.6 K28.5 テスト モード
        7. 6.4.5.7 反復 ILA テスト モード
        8. 6.4.5.8 修正 RPAT テスト モード
      6. 6.4.6 キャリブレーション モードとトリミング
        1. 6.4.6.1 フォアグラウンド キャリブレーション モード
        2. 6.4.6.2 バックグラウンド キャリブレーション モード
        3. 6.4.6.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      7. 6.4.7 オフセット キャリブレーション
      8. 6.4.8 トリミング
      9. 6.4.9 オフセット フィルタリング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタの説明
      2. 6.6.2 SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
      3. 6.6.3 アラーム レジスタ (0x2C0 ～ 0x2C2)
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
      1. 7.1.1 アナログ入力
      2. 7.1.2 アナログ入力帯域幅
      3. 7.1.3 クロック供給
      4. 7.1.4 放射線環境に関する推奨事項
        1. 7.1.4.1 シングル イベント ラッチアップ (SEL)
        2. 7.1.4.2 シングル イベント機能割り込み (SEFI)
        3. 7.1.4.3 シングル イベント アップセット (SEU)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 RF 入力信号路
        2. 7.2.2.2 AC カップリング コンデンサの値の計算
      3. 7.2.3 アプリケーション曲線
    3. 7.3 初期化セットアップ
    4.     電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 サード・パーティ製品に関する免責事項
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.6 レジスタマップ

メモリ マップ に、ADC12DJ3200QML-SP のすべてのレジスタを示します。

表 6-44
アドレス リセット 略称 タイプ レジスタ名
標準 SPI-3.0 (0x000 ～ 0x00F)
0x000 0x30 CONFIG_A R/W 構成 A レジスタ
0x001 未定義 予約済み R 予約済み
0x002 0x00 DEVICE_CONFIG R/W デバイス設定レジスタ
0x003 0x03 CHIP_TYPE R チップ タイプ レジスタ
0x004-0x005 0x0020 CHIP_ID R チップ ID レジスタ
0x006 0x0A CHIP_VERSION R チップ バージョン レジスタ
0x007-0x00B 未定義 予約済み R 予約済み
0x00C-0x00D 0x0451 VENDOR_ID R ベンダ識別レジスタ
0x00E-0x00F 未定義 予約済み R 予約済み
ユーザー SPI 構成 (0x010 ～ 0x01F)
0x010 0x00 USR0 R/W ユーザー SPI 構成レジスタ
0x011-0x01F 未定義 予約済み R 予約済み
その他のアナログ レジスタ (0x020 ～ 0x047)
0x020-0x028 未定義 予約済み R 予約済み
0x029 0x00 CLK_CTRL0 R/W クロック制御レジスタ 0
0x02A 0x20 CLK_CTRL1 R/W クロック制御レジスタ 1
0x02B 未定義 予約済み R 予約済み
0x02C-0x02E 未定義 SYSREF_POS R SYSREF キャプチャ位置レジスタ
0x02F 未定義 予約済み R 予約済み
0x030-0x031 0xA000 FS_RANGE_A R/W INA フルスケール レンジ調整レジスタ
0x032-0x033 0xA000 FS_RANGE_B R/W INB フルスケール レンジ調整レジスタ
0x034-0x037 未定義 予約済み R 予約済み
0x038 0x00 BG_BYPASS R/W 内部リファレンス バイパス レジスタ
0x039-0x03A 未定義 予約済み R 予約済み
0x03B 0x00 TMSTP_CTRL R/W TMSTP± 制御レジスタ
0x03C-0x047 未定義 予約済み R 予約済み
シリアライザ レジスタ (0x048 ～ 0x05F)
0x048 0x00 SER_PE R/W シリアライザのプリエンファシス制御レジスタ
0x049-0x05F 未定義 予約済み R 予約済み
較正レジスタ (0x060 ～ 0x0FF)
0x060 0x01 INPUT_MUX R/W 入力マルチプレクサ制御レジスタ
0x061 0x01 CAL_EN R/W 較正イネーブル レジスタ
0x062 0x01 CAL_CFG0 R/W キャリブレーション構成 0 レジスタ
0x063-0x069 未定義 予約済み R 予約済み
0x06A 未定義 CAL_STATUS R 較正ステータス レジスタ
0x06B 0x00 CAL_PIN_CFG R/W 較正ピン構成レジスタ
0x06C 0x01 CAL_SOFT_TRIG R/W 較正ソフトウェア トリガ レジスタ
0x06D 未定義 予約済み R 予約済み
0x06E 0x88 CAL_LP R/W 低消費電力バックグラウンド較正レジスタ
0x06F 未定義 予約済み R 予約済み
0x070 0x00 CAL_DATA_EN R/W 較正データ イネーブル レジスタ
0x071 未定義 CAL_DATA R/W 較正データ レジスタ
0x072-0x079 未定義 予約済み R 予約済み
0x07A 未定義 GAIN_TRIM_A R/W チャネル A ゲイン トリム レジスタ
0x07B 未定義 GAIN_TRIM_B R/W チャネル B ゲイン トリム レジスタ
0x07C 未定義 BG_TRIM R/W バンドギャップ リファレンス トリム レジスタ
0x07D 未定義 予約済み R 予約済み
0x07E 未定義 RTRIM_A R/W VINA 入力抵抗トリム レジスタ
0x07F 未定義 RTRIM_B R/W VINB 入力抵抗トリム レジスタ
0x080 未定義 TADJ_A_FG90 R/W A-ADC のタイミング調整、シングル チャネル モード、フォアグラウンド キャリブレーション レジスタ
0x081 未定義 TADJ_B_FG0 R/W B-ADC のタイミング調整、シングル チャネル モード、フォアグラウンド キャリブレーション レジスタ
0x082 未定義 TADJ_A_BG90 R/W A-ADC のタイミング調整、シングル チャネル モード、バックグラウンド キャリブレーション レジスタ
0x083 未定義 TADJ_C_BG0 R/W C-ADC のタイミング調整、シングル チャネル モード、バックグラウンド キャリブレーション レジスタ
0x084 未定義 TADJ_C_BG90 R/W C-ADC のタイミング調整、シングル チャネル モード、バックグラウンド キャリブレーション レジスタ
0x085 未定義 TADJ_B_BG0 R/W B-ADC のタイミング調整、シングル チャネル モード、バックグラウンド キャリブレーション レジスタ
0x086 未定義 TADJ_A R/W A-ADC のタイミング調整、デュアル チャネル モード レジスタ
0x087 未定義 TADJ_CA R/W A-ADC 用に動作する C-ADC のタイミング調整、デュアル チャネル モード レジスタ
0x088 未定義 TADJ_CB R/W B-ADC 用に動作する C-ADC のタイミング調整、デュアル チャネル モード レジスタ
0x089 未定義 TADJ_B R/W B-ADC のタイミング調整、デュアル チャネル モード レジスタ
0x08A-0x08B 未定義 OADJ_A_INA R/W A-ADC および INA のオフセット調整レジスタ
0x08C-0x08D 未定義 OADJ_A_INB R/W A-ADC および INB のオフセット調整レジスタ
0x08E-0x08F 未定義 OADJ_C_INA R/W C-ADC および INA のオフセット調整レジスタ
0x090-0x091 未定義 OADJ_C_INB R/W C-ADC および INB のオフセット調整レジスタ
0x092-0x093 未定義 OADJ_B_INA R/W B-ADC および INA のオフセット調整レジスタ
0x094-0x095 未定義 OADJ_B_INB R/W B-ADC および INB のオフセット調整レジスタ
0x096 未定義 予約済み R 予約済み
0x097 0x00 OSFILT0 R/W オフセット フィルタリング制御 0
0x098 0x33 OSFILT1 R/W オフセット フィルタリング制御 1
0x099-0x0FF 未定義 予約済み R 予約済み
ADC バンク レジスタ (0x100 ～ 0x15F)
0x100-0x101 未定義 予約済み R 予約済み
0x102 未定義 B0_TIME_0 R/W バンク 0 (0° クロック) のタイミング調整レジスタ
0x103 未定義 B0_TIME_90 R/W バンク 0 (–90° クロック) のタイミング調整レジスタ
0x104-0x111 未定義 予約済み R 予約済み
0x112 未定義 B1_TIME_0 R/W バンク 1 (0° クロック) のタイミング調整レジスタ
0x113 未定義 B1_TIME_90 R/W バンク 1 (–90° クロック) のタイミング調整レジスタ
0x114-0x121 未定義 予約済み R 予約済み
0x122 未定義 B2_TIME_0 R/W バンク 2 (0° クロック) のタイミング調整レジスタ
0x123 未定義 B2_TIME_90 R/W バンク 2 (–90° クロック) のタイミング調整レジスタ
0x124-0x131 未定義 予約済み R 予約済み
0x132 未定義 B3_TIME_0 R/W バンク 3 (0° クロック) のタイミング調整レジスタ
0x133 未定義 B3_TIME_90 R/W バンク 3 (–90° クロック) のタイミング調整レジスタ
0x134-0x141 未定義 予約済み R 予約済み
0x142 未定義 B4_TIME_0 R/W バンク 4 (0° クロック) のタイミング調整レジスタ
0x143 未定義 B4_TIME_90 R/W バンク 4 (–90° クロック) のタイミング調整レジスタ
0x144-0x151 未定義 予約済み R 予約済み
0x152 未定義 B5_TIME_0 R/W バンク 5 (0° クロック) のタイミング調整レジスタ
0x153 未定義 B5_TIME_90 R/W バンク 5 (–90° クロック) のタイミング調整レジスタ
0x154-0x15F 未定義 予約済み R 予約済み
LSB 制御レジスタ (0x160 ～ 0x1FF)
0x160 0x00 ENC_LSB R/W LSB 制御ビット出力レジスタ
0x161-0x1FF 未定義 予約済み R 予約済み
JESD204B レジスタ (0x200 ～ 0x20F)
0x200 0x01 JESD_EN R/W JESD204B イネーブル レジスタ
0x201 0x02 JMODE R/W JESD204B モード (JMODE) レジスタ
0x202 0x1F KM1 R/W JESD204B K パラメータ レジスタ
0x203 0x01 JSYNC_N R/W JESD204B 手動同期要求レジスタ
0x204 0x02 JCTRL R/W JESD204B 制御レジスタ
0x205 0x00 JTEST R/W JESD204B テスト パターン制御レジスタ
0x206 0x00 DID R/W JESD204B DID パラメータ レジスタ
0x207 0x00 FCHAR R/W JESD204B フレーム文字レジスタ
0x208 未定義 JESD_STATUS R/W JESD204B、システム ステータス レジスタ
0x209 0x00 PD_CH R/W JESD204B チャネル パワーダウン
0x20A 0x00 JEXTRA_A R/W JESD204B 追加レーン イネーブル (リンク A)
0x20B 0x00 JEXTRA_B R/W JESD204B 追加レーン イネーブル (リンク B)
0x20C-0x20F 未定義 予約済み R 予約済み
デジタル ダウン コンバータ レジスタ (0x210 ～ 0x2AF)
0x210 0x00 DDC_CFG R/W DDC 構成レジスタ
0x211 0xF2 OVR_T0 R/W オーバーレンジ スレッショルド 0 レジスタ
0x212 0xAB OVR_T1 R/W オーバーレンジ スレッショルド 1 レジスタ
0x213 0x07 OVR_CFG R/W オーバーレンジ構成レジスタ
0x214 0x00 CMODE R/W DDC 構成プリセット モード レジスタ
0x215 0x00 CSEL R/W DDC 構成プリセット選択レジスタ
0x216 0x02 DIG_BIND R/W デジタル チャネル バインディング レジスタ
0x217-0x218 0x0000 NCO_RDIV R/W 有理 NCO リファレンス分周レジスタ
0x219 0x02 NCO_SYNC R/W NCO 同期レジスタ
0x21A-0x21F 未定義 予約済み R 予約済み
0x220-0x223 0xC0000000 FREQA0 R/W NCO 周波数 (DDC A プリセット 0)
0x224-0x225 0x0000 PHASEA0 R/W NCO 位相 (DDC A プリセット 0)
0x226-0x227 未定義 予約済み R 予約済み
0x228-0x22B 0xC0000000 FREQA1 R/W NCO 周波数 (DDC A プリセット 1)
0x22C-0x22D 0x0000 PHASEA1 R/W NCO 位相 (DDC A プリセット 1)
0x22E-0x22F 未定義 予約済み R 予約済み
0x230-0x233 0xC0000000 FREQA2 R/W NCO 周波数 (DDC A プリセット 2)
0x234-0x235 0x0000 PHASEA2 R/W NCO 位相 (DDC A プリセット 2)
0x236-0x237 未定義 予約済み R 予約済み
0x238-0x23B 0xC0000000 FREQA3 R/W NCO 周波数 (DDC A プリセット 3)
0x23C-0x23D 0x0000 PHASEA3 R/W NCO 位相 (DDC A プリセット 3)
0x23E-0x23F 未定義 予約済み R 予約済み
0x240-0x243 0xC0000000 FREQB0 R/W NCO 周波数 (DDC B プリセット 0)
0x244-0x245 0x0000 PHASEB0 R/W NCO 位相 (DDC B プリセット 0)
0x246-0x247 未定義 予約済み R 予約済み
0x248-0x24B 0xC0000000 FREQB1 R/W NCO 周波数 (DDC B プリセット 1)
0x24C-0x24D 0x0000 PHASEB1 R/W NCO 位相 (DDC B プリセット 1)
0x24E-0x24F 未定義 予約済み R 予約済み
0x250-0x253 0xC0000000 FREQB2 R/W NCO 周波数 (DDC B プリセット 2)
0x254-0x255 0x0000 PHASEB2 R/W NCO 位相 (DDC B プリセット 2)
0x256-0x257 未定義 予約済み R 予約済み
0x258-0x25B 0xC0000000 FREQB3 R/W NCO 周波数 (DDC B プリセット 3)
0x25C-0x25D 0x0000 PHASEB3 R/W NCO 位相 (DDC B プリセット 3)
0x25E-0x296 未定義 予約済み R 予約済み
0x297 未定義 SPIN_ID R スピン識別値
0x298-0x2AF 未定義 予約済み R 予約済み
SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
0x2B0 0x00 SRC_EN R/W SYSREF 較正イネーブル レジスタ
0x2B1 0x05 SRC_CFG R/W SYSREF 較正構成レジスタ
0x2B2-0x2B4 未定義 SRC_STATUS R SYSREF 較正ステータス
0x2B5-0x2B7 0x00 TAD R/W DEVCLK アパーチャ遅延調整レジスタ
0x2B8 0x00 TAD_RAMP R/W DEVCLK タイミング調整ランプ制御レジスタ
0x2B9-0x2BF 未定義 予約済み R 予約済み
アラーム レジスタ (0x2C0 ～ 0x2C2)
0x2C0 未定義 ALARM R アラーム割り込みステータス レジスタ
0x2C1 0x1F ALM_STATUS R/W アラーム ステータス レジスタ
0x2C2 0x1F ALM_MASK R/W アラーム マスク レジスタ