JAJSGI4C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 タイミング図
    12. 5.12 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 アナログ入力保護
        2. 6.3.1.2 フルスケール電圧 (VFS) の調整
        3. 6.3.1.3 アナログ入力オフセットの調整
      2. 6.3.2 ADC コア
        1. 6.3.2.1 ADC の動作原理
        2. 6.3.2.2 ADC コアのキャリブレーション
        3. 6.3.2.3 ADC のオーバーレンジ検出
        4. 6.3.2.4 コード エラー レート (CER)
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
        1. 6.3.4.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.4.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.4.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.4.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.4.3.2 SYSREF 自動較正
      5. 6.3.5 デジタル ダウン コンバータ (デュアル チャネル モードのみ)
        1. 6.3.5.1 数値制御オシレータと複素ミキサ
          1. 6.3.5.1.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.5.1.2 NCO の選択
          3. 6.3.5.1.3 基本 NCO 周波数設定モード
          4. 6.3.5.1.4 有理 NCO 周波数設定モード
          5. 6.3.5.1.5 NCO 位相オフセット設定
          6. 6.3.5.1.6 NCO 位相同期
        2. 6.3.5.2 デシメーション フィルタ
        3. 6.3.5.3 出力データ フォーマット
        4. 6.3.5.4 デシメーション設定
          1. 6.3.5.4.1 デシメーション係数
          2. 6.3.5.4.2 DDC ゲイン ブースト
      6. 6.3.6 JESD204B インターフェイス
        1. 6.3.6.1 トランスポート層
        2. 6.3.6.2 スクランブル機能
        3. 6.3.6.3 リンク層
          1. 6.3.6.3.1 コード グループ同期 (CGS)
          2. 6.3.6.3.2 初期レーン整列シーケンス (ILAS)
          3. 6.3.6.3.3 8b/10b エンコーディング
          4. 6.3.6.3.4 フレームおよびマルチフレーム監視
        4. 6.3.6.4 物理層
          1. 6.3.6.4.1 SerDes プリエンファシス
        5. 6.3.6.5 JESD204B 対応
        6. 6.3.6.6 複数デバイスの同期と決定論的レイテンシ
        7. 6.3.6.7 Subclass 0 システムでの動作
      7. 6.3.7 アラームの監視
        1. 6.3.7.1 NCO エラー検出
        2. 6.3.7.2 クロック エラー検出
      8. 6.3.8 温度監視ダイオード
      9. 6.3.9 アナログ基準電圧
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 JESD204B モード
        1. 6.4.3.1 JESD204B 出力データ フォーマット
        2. 6.4.3.2 デュアル DDC および冗長データ モード
      4. 6.4.4 パワーダウン モード
      5. 6.4.5 テスト モード
        1. 6.4.5.1 シリアライザのテスト モードの詳細
        2. 6.4.5.2 PRBS テスト モード
        3. 6.4.5.3 ランプ テスト モード
        4. 6.4.5.4 ショートおよびロング トランスポート テスト モード
          1. 6.4.5.4.1 ショート トランスポート テスト パターン
          2. 6.4.5.4.2 ロング トランスポート テスト パターン
        5. 6.4.5.5 D21.5 テスト モード
        6. 6.4.5.6 K28.5 テスト モード
        7. 6.4.5.7 反復 ILA テスト モード
        8. 6.4.5.8 修正 RPAT テスト モード
      6. 6.4.6 キャリブレーション モードとトリミング
        1. 6.4.6.1 フォアグラウンド キャリブレーション モード
        2. 6.4.6.2 バックグラウンド キャリブレーション モード
        3. 6.4.6.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      7. 6.4.7 オフセット キャリブレーション
      8. 6.4.8 トリミング
      9. 6.4.9 オフセット フィルタリング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタの説明
      2. 6.6.2 SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
      3. 6.6.3 アラーム レジスタ (0x2C0 ～ 0x2C2)
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
      1. 7.1.1 アナログ入力
      2. 7.1.2 アナログ入力帯域幅
      3. 7.1.3 クロック供給
      4. 7.1.4 放射線環境に関する推奨事項
        1. 7.1.4.1 シングル イベント ラッチアップ (SEL)
        2. 7.1.4.2 シングル イベント機能割り込み (SEFI)
        3. 7.1.4.3 シングル イベント アップセット (SEU)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 RF 入力信号路
        2. 7.2.2.2 AC カップリング コンデンサの値の計算
      3. 7.2.3 アプリケーション曲線
    3. 7.3 初期化セットアップ
    4.     電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 サード・パーティ製品に関する免責事項
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.8 電気的特性：AC 仕様 (シングル チャネル モード)

代表値は、TA = 25°C、VA19 = 1.9V、VA11 = 1.1V、VD11 = 1.1V、デフォルトのフルスケール電圧 (FS_RANGE_A = FS_RANGE_B = 0xA000)、INA± に印加される入力信号、fIN = 347MHz、AIN = –1dBFS、fCLK = 最大定格クロック周波数、フィルタ処理された 1VPP 正弦波クロック、JMODE = 1、バックグラウンド キャリブレーションにおける値 (特に記述のない限り)。最小値および最大値は、「推奨動作条件」表に記載された公称電源電圧および動作温度範囲での値。
パラメータテスト条件サブグループ(1)最小値標準値最大値単位
FPBW最大出力入力帯域幅
(–3dB)(2)		フォアグラウンド キャリブレーション7.1GHz
バックグラウンド キャリブレーション7.1
CERコード エラー レートSerDes ビット エラー レート (BER) は含まれていません。10-18エラー / サンプル
NOISEDCDC 入力ノイズの標準偏差入力なし、フォアグラウンド キャリブレーション。DC オフセットを除く。固定のインターリーブ スプリアス (fS / 2 および fS / 4 スプリアス) を含む2.8LSB
NSDノイズ スペクトル密度、入力信号なし。固定インターリーブ スプリアス (fS / 2 および fS / 4 スプリアス) を除く最大フルスケール電圧 (FS_RANGE_A = 0xFFFF) の設定、フォアグラウンド キャリブレーション-152.4dBFS/Hz
デフォルトのフルスケール電圧 (FS_RANGE_A = 0xA000) 設定、フォアグラウンド キャリブレーション-150.0
NFノイズ指数、入力なし、ZS = 100Ω最大フルスケール電圧 (FS_RANGE_A = 0xFFFF) の設定、フォアグラウンド キャリブレーション20.6dB
デフォルトのフルスケール電圧 (FS_RANGE_A = 0xA000) 設定、フォアグラウンド キャリブレーション23.1
SNR信号対雑音比、大信号。DC、HD2 ～ HD9、およびインターリーブ スプリアスを除くfIN = 347MHz、AIN = –1dBFS55.8dBFS
fIN = 347MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション57.1
fIN = 997MHz、AIN = –1dBFS55.5
fIN = 2482MHz、AIN = –1dBFS[4, 5, 6]51.054.9
fIN = 2482MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション56.1
fIN = 4997MHz、AIN = –1dBFS53.1
fIN = 6397MHz、AIN = –1dBFS51.9
fIN = 8197MHz、AIN = –1dBFS50.6
SNR信号対雑音比、小信号。DC、HD2 ～ HD9、およびインターリーブ スプリアスを除くfIN = 347MHz、AIN = –16dBFS56.5dBFS
fIN = 997MHz、AIN = –16dBFS56.6
fIN = 2482MHz、AIN = –16dBFS56.5
fIN = 4997MHz、AIN = –16dBFS56.5
fIN = 6397MHz、AIN = –16dBFS56.5
fIN = 8197MHz、AIN = –16dBFS56.2
SINAD信号対雑音比および歪み比、大信号。DC および fS / 2 固定スプリアスを除くfIN = 347MHz、AIN = –1dBFS54.6dBFS
fIN = 997MHz、AIN = –1dBFS53.6
fIN = 2482MHz、AIN = –1dBFS[4, 5, 6]43.951.3
fIN = 4997MHz、AIN = –1dBFS50.8
fIN = 6397MHz、AIN = –1dBFS49.6
fIN = 8197MHz、AIN = –1dBFS47.2
ENOB有効ビット数、大信号。DC および fS / 2 固定スプリアスを除くfIN = 347MHz、AIN = –1dBFS8.8ビット
fIN = 997MHz、AIN = –1dBFS8.6
fIN = 2482MHz、 AIN = –1dBFS[4, 5, 6]7.08.2
fIN = 4997MHz、AIN = –1dBFS8.1
fIN = 6397MHz、AIN = –1dBFS7.9
fIN = 8197MHz、AIN = –1dBFS7.5
SFDRスプリアス フリー ダイナミック レンジ、大信号。DC、fS / 4、および fS / 2 の固定スプリアスを除くfIN = 347MHz、AIN = –1dBFS66dBFS
fIN = 347MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション67
fIN = 997MHz、AIN = –1dBFS60
fIN = 2482MHz、 AIN = –1dBFS[4, 5, 6]4556
fIN = 2482MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション52
fIN = 4997MHz、AIN = –1dBFS58
fIN = 6397MHz、 AIN = –1dBFS57
fIN = 8197MHz、AIN = –1dBFS52
SFDRスプリアス フリー ダイナミック レンジ、小信号。DC、fS / 4、および fS / 2 の固定スプリアスを除くfIN = 347MHz、AIN = –16dBFS70dBFS
fIN = 997MHz、AIN = –16dBFS66
fIN = 2482MHz、AIN = –16dBFS66
fIN = 4997MHz、AIN = –16dBFS67
fIN = 6397MHz、 AIN = –16dBFS68
fIN = 8197MHz、AIN = –16dBFS65
fS / 2fS / 2 固定インターリーブ スプリアス、入力信号から独立入力がない場合、OS_CAL はディスエーブル、OS_CAL を実行するとスプリアスを改善可能-64dBFS
fS / 4fS / 4 固定インターリーブ スプリアス、入力信号から独立入力なし[4, 5, 6]-70-50dBFS
HD22 次高調波歪みfIN = 347MHz、AIN = –1dBFS-72dBFS
fIN = 347MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション-69
fIN = 997MHz、AIN = –1dBFS-70
fIN = 2482MHz、 AIN = –1dBFS[4, 5, 6]-71-58
fIN = 2482MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション-73
fIN = 4997MHz、AIN = –1dBFS-66
fIN = 6397MHz、AIN = –1dBFS-65
fIN = 8197MHz、AIN = –1dBFS-67
HD33 次高調波歪みfIN = 347MHz、AIN = –1dBFS-71dBFS
fIN = 347MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション-67
fIN = 997MHz、AIN = –1dBFS-70
fIN = 2482MHz、 AIN = –1dBFS[4, 5, 6]-67-58
fIN = 2482MHz、AIN = –1dBFS、最大 FS_RANGE_A 設定、フォアグラウンド キャリブレーション-62
fIN = 4997MHz、AIN = –1dBFS-61
fIN = 6397MHz、AIN = –1dBFS-59
fIN = 8197MHz、AIN = –1dBFS-56
fS / 2 – fINfS / 2 – fIN インターリーブ スプリアス、信号に依存fIN = 347MHz、AIN = –1dBFS-68dBFS
fIN = 997MHz、AIN = –1dBFS-63
fIN = 2482MHz、 AIN = –1dBFS[4, 5, 6]-56-45
fIN = 4997MHz、AIN = –1dBFS-58
fIN = 6397MHz、AIN = –1dBFS-57
fIN = 8197MHz、AIN = –1dBFS-56
fS / 4 ± fINfS / 4 ± fIN インターリーブ スプリアス、信号に依存fIN = 347MHz、AIN = –1dBFS-76dBFS
fIN = 997MHz、AIN = –1dBFS-74
fIN = 2482MHz、AIN = –1dBFS[4, 5, 6]-75-58
fIN = 4997MHz、AIN = –1dBFS-73
fIN = 6397MHz、AIN = –1dBFS-69
fIN = 8197MHz、 AIN = –1dBFS-70
SPURワーストの高調波の 4 次歪みまたはそれ以上fIN = 347MHz、AIN = –1dBFS-74dBFS
fIN = 997MHz、AIN = –1dBFS-75
fIN = 2482MHz、AIN = –1dBFS[4, 5, 6]-74-60
fIN = 4997MHz、AIN = –1dBFS-70
fIN = 6397MHz、AIN = –1dBFS-70
fIN = 8197MHz、AIN = –1dBFS-66
IMD33 次相互変調歪fIN = 347MHz ± 5MHz、
AIN = –7dBFS / トーン		-89dBFS
fIN = 997MHz ± 5MHz、
AIN = –7dBFS / トーン		-79
fIN = 2482MHz ± 5MHz、
AIN = –7dBFS / トーン		-73
fIN = 4997MHz ± 5MHz、
AIN = –7dBFS / トーン		-65
fIN = 6397MHz ± 5MHz、
AIN = –7dBFS / トーン		-61
fIN = 8197MHz ± 5MHz、
AIN = –7dBFS / トーン		-54
(1) サブグループの定義については、表 5-1 を参照してください。
(2) 最大出力入力帯域幅 (FPBW) は、ADC の再構築された出力が、低い入力周波数において、フルスケール入力信号の電力より 3dB 下に低下した入力周波数として定義されます。有効帯域幅は、–3dB の最大出力入力帯域幅を超えることがあります。