JAJSGI4C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 タイミング図
    12. 5.12 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 アナログ入力保護
        2. 6.3.1.2 フルスケール電圧 (VFS) の調整
        3. 6.3.1.3 アナログ入力オフセットの調整
      2. 6.3.2 ADC コア
        1. 6.3.2.1 ADC の動作原理
        2. 6.3.2.2 ADC コアのキャリブレーション
        3. 6.3.2.3 ADC のオーバーレンジ検出
        4. 6.3.2.4 コード エラー レート (CER)
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
        1. 6.3.4.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.4.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.4.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.4.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.4.3.2 SYSREF 自動較正
      5. 6.3.5 デジタル ダウン コンバータ (デュアル チャネル モードのみ)
        1. 6.3.5.1 数値制御オシレータと複素ミキサ
          1. 6.3.5.1.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.5.1.2 NCO の選択
          3. 6.3.5.1.3 基本 NCO 周波数設定モード
          4. 6.3.5.1.4 有理 NCO 周波数設定モード
          5. 6.3.5.1.5 NCO 位相オフセット設定
          6. 6.3.5.1.6 NCO 位相同期
        2. 6.3.5.2 デシメーション フィルタ
        3. 6.3.5.3 出力データ フォーマット
        4. 6.3.5.4 デシメーション設定
          1. 6.3.5.4.1 デシメーション係数
          2. 6.3.5.4.2 DDC ゲイン ブースト
      6. 6.3.6 JESD204B インターフェイス
        1. 6.3.6.1 トランスポート層
        2. 6.3.6.2 スクランブル機能
        3. 6.3.6.3 リンク層
          1. 6.3.6.3.1 コード グループ同期 (CGS)
          2. 6.3.6.3.2 初期レーン整列シーケンス (ILAS)
          3. 6.3.6.3.3 8b/10b エンコーディング
          4. 6.3.6.3.4 フレームおよびマルチフレーム監視
        4. 6.3.6.4 物理層
          1. 6.3.6.4.1 SerDes プリエンファシス
        5. 6.3.6.5 JESD204B 対応
        6. 6.3.6.6 複数デバイスの同期と決定論的レイテンシ
        7. 6.3.6.7 Subclass 0 システムでの動作
      7. 6.3.7 アラームの監視
        1. 6.3.7.1 NCO エラー検出
        2. 6.3.7.2 クロック エラー検出
      8. 6.3.8 温度監視ダイオード
      9. 6.3.9 アナログ基準電圧
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 JESD204B モード
        1. 6.4.3.1 JESD204B 出力データ フォーマット
        2. 6.4.3.2 デュアル DDC および冗長データ モード
      4. 6.4.4 パワーダウン モード
      5. 6.4.5 テスト モード
        1. 6.4.5.1 シリアライザのテスト モードの詳細
        2. 6.4.5.2 PRBS テスト モード
        3. 6.4.5.3 ランプ テスト モード
        4. 6.4.5.4 ショートおよびロング トランスポート テスト モード
          1. 6.4.5.4.1 ショート トランスポート テスト パターン
          2. 6.4.5.4.2 ロング トランスポート テスト パターン
        5. 6.4.5.5 D21.5 テスト モード
        6. 6.4.5.6 K28.5 テスト モード
        7. 6.4.5.7 反復 ILA テスト モード
        8. 6.4.5.8 修正 RPAT テスト モード
      6. 6.4.6 キャリブレーション モードとトリミング
        1. 6.4.6.1 フォアグラウンド キャリブレーション モード
        2. 6.4.6.2 バックグラウンド キャリブレーション モード
        3. 6.4.6.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      7. 6.4.7 オフセット キャリブレーション
      8. 6.4.8 トリミング
      9. 6.4.9 オフセット フィルタリング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタの説明
      2. 6.6.2 SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
      3. 6.6.3 アラーム レジスタ (0x2C0 ～ 0x2C2)
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
      1. 7.1.1 アナログ入力
      2. 7.1.2 アナログ入力帯域幅
      3. 7.1.3 クロック供給
      4. 7.1.4 放射線環境に関する推奨事項
        1. 7.1.4.1 シングル イベント ラッチアップ (SEL)
        2. 7.1.4.2 シングル イベント機能割り込み (SEFI)
        3. 7.1.4.3 シングル イベント アップセット (SEU)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 RF 入力信号路
        2. 7.2.2.2 AC カップリング コンデンサの値の計算
      3. 7.2.3 アプリケーション曲線
    3. 7.3 初期化セットアップ
    4.     電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 サード・パーティ製品に関する免責事項
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.1.4.3 シングル イベント アップセット (SEU)

DDC ブロックや JESD204B ブロックを含む ADC12DJ3200QML-SP の高速デジタル パスは、放射線イベントの影響を受けやすくなります。自動復帰を可能にし、アップセット後の ADC12DJ3200QML-SP における JESD204B インターフェイス ブロックの復帰時間を短縮するため、以下の推奨事項が記載されています。

  • 内部クロックおよびカウンタを迅速に回復するため、常に連続的な周期的 SYSREF を使用してください。カップリングによるスプリアス性能の劣化の制限をできるだけ長く、しかしシステム要件内で回復するのに十分なだけ短く周期を設定します。SYSREF は、SEU の後にトランスミッタ (ADC12DJ3200QML-SP) とレシーバ (FPGA または ASIC) の両方を回復するのに役立ちます。SYSREF は、リンクがフレームまたはマルチフレームのずれを検出するまでに要する時間の上限を設定します。最小の要件として、レシーバが JESD204B SYNC 信号をアサートしたときに SYSREF を有効にする必要があります。
  • レシーバ (FPGA または ASIC) は、フレームおよびマルチフレームの整列監視を実行する必要があります。監視には、フレーム終端文字やマルチフレーム終端文字の配置ミスや欠落の探索を含める必要があります。配置ミス文字とは、フレームまたはマルチフレームの誤ったスポットで発生する文字のことで、フレームまたはマルチフレームの最後の文字ではないことを意味します。欠落文字は、JESD204B の文字置換規則に基づいて、レシーバがフレームまたはマルチフレームの最後に含める必要があると判断した文字です。配置ミスや欠落文字が 2 つ以上見つかった場合 (正しい位置に何も受信していない)、SYNC をアサートしてリンクを再確立し、CGS と ILAS プロセスを再起動する必要があります。
  • スクランブルを有効にして、ADC データとは無関係に整合性のある確率で整列文字が生成されるようにします。スクランブルを使用しないと、フレームまたはマルチフレームの整列がシフトした後の復帰時間が長くなる可能性があります。
  • データ インターフェイスを介した再初期化のサポートを含め、レシーバ フレーム整列ステート マシンが JESD204B 規格に従って実装されていることを確認します。  トランスミッタ (ADC12DJ3200QML-SP) がリンクを再初期化すると (レシーバが SYNC 信号をアサートせずに K28.5 文字を送信することで示される)、レシーバは初期フレームおよびレーン整列状態に遷移する必要があります。
  • 各フレームの末尾にある 4 つのテール ビットを監視することで、12 ビット DDC バイパス JMODE の堅牢性をさらに高めることができます。テール ビットの欠落または配置ミスは、フレーム整列ミス エラーと同じように扱うことができます。

DDC ブロックで使用される数値制御発振器 (NCO) のアキュムレータも、アップセットの影響を受ける可能性があります。NCO 位相のアップセットは、セクション 6.3.7.1 で説明されている NCO アップセット アラーム機能を使用して検出できます。アップセットが検出された後、複数の ADC12DJ3200QML-SP デバイス間の位相同期が必要な場合、NCO を再初期化する必要があります。NCO 周波数を SYSREF 周波数 (SYSREF 周波数に関連する整数) の高調波として選択し、NCO 位相同期 に記載されている SYSREF (AC結合) を使用した NCO 同期を使用すると、より堅牢なソリューションを実現できます。これにより、SYSREF がアップセットした後に NCO 位相を自動的にリセットし、システム内のすべての ADC12DJ3200QML-SP デバイスを再同期する必要なしに、複数の ADC12DJ3200QML-SP デバイス間の位相同期を自動的に回復できます。fNCO = n × fSYSREF の場合、この条件が満たされます。