JAJSGI4C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 タイミング図
    12. 5.12 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 アナログ入力保護
        2. 6.3.1.2 フルスケール電圧 (VFS) の調整
        3. 6.3.1.3 アナログ入力オフセットの調整
      2. 6.3.2 ADC コア
        1. 6.3.2.1 ADC の動作原理
        2. 6.3.2.2 ADC コアのキャリブレーション
        3. 6.3.2.3 ADC のオーバーレンジ検出
        4. 6.3.2.4 コード エラー レート (CER)
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
        1. 6.3.4.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.4.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.4.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.4.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.4.3.2 SYSREF 自動較正
      5. 6.3.5 デジタル ダウン コンバータ (デュアル チャネル モードのみ)
        1. 6.3.5.1 数値制御オシレータと複素ミキサ
          1. 6.3.5.1.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.5.1.2 NCO の選択
          3. 6.3.5.1.3 基本 NCO 周波数設定モード
          4. 6.3.5.1.4 有理 NCO 周波数設定モード
          5. 6.3.5.1.5 NCO 位相オフセット設定
          6. 6.3.5.1.6 NCO 位相同期
        2. 6.3.5.2 デシメーション フィルタ
        3. 6.3.5.3 出力データ フォーマット
        4. 6.3.5.4 デシメーション設定
          1. 6.3.5.4.1 デシメーション係数
          2. 6.3.5.4.2 DDC ゲイン ブースト
      6. 6.3.6 JESD204B インターフェイス
        1. 6.3.6.1 トランスポート層
        2. 6.3.6.2 スクランブル機能
        3. 6.3.6.3 リンク層
          1. 6.3.6.3.1 コード グループ同期 (CGS)
          2. 6.3.6.3.2 初期レーン整列シーケンス (ILAS)
          3. 6.3.6.3.3 8b/10b エンコーディング
          4. 6.3.6.3.4 フレームおよびマルチフレーム監視
        4. 6.3.6.4 物理層
          1. 6.3.6.4.1 SerDes プリエンファシス
        5. 6.3.6.5 JESD204B 対応
        6. 6.3.6.6 複数デバイスの同期と決定論的レイテンシ
        7. 6.3.6.7 Subclass 0 システムでの動作
      7. 6.3.7 アラームの監視
        1. 6.3.7.1 NCO エラー検出
        2. 6.3.7.2 クロック エラー検出
      8. 6.3.8 温度監視ダイオード
      9. 6.3.9 アナログ基準電圧
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 JESD204B モード
        1. 6.4.3.1 JESD204B 出力データ フォーマット
        2. 6.4.3.2 デュアル DDC および冗長データ モード
      4. 6.4.4 パワーダウン モード
      5. 6.4.5 テスト モード
        1. 6.4.5.1 シリアライザのテスト モードの詳細
        2. 6.4.5.2 PRBS テスト モード
        3. 6.4.5.3 ランプ テスト モード
        4. 6.4.5.4 ショートおよびロング トランスポート テスト モード
          1. 6.4.5.4.1 ショート トランスポート テスト パターン
          2. 6.4.5.4.2 ロング トランスポート テスト パターン
        5. 6.4.5.5 D21.5 テスト モード
        6. 6.4.5.6 K28.5 テスト モード
        7. 6.4.5.7 反復 ILA テスト モード
        8. 6.4.5.8 修正 RPAT テスト モード
      6. 6.4.6 キャリブレーション モードとトリミング
        1. 6.4.6.1 フォアグラウンド キャリブレーション モード
        2. 6.4.6.2 バックグラウンド キャリブレーション モード
        3. 6.4.6.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      7. 6.4.7 オフセット キャリブレーション
      8. 6.4.8 トリミング
      9. 6.4.9 オフセット フィルタリング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタの説明
      2. 6.6.2 SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
      3. 6.6.3 アラーム レジスタ (0x2C0 ～ 0x2C2)
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
      1. 7.1.1 アナログ入力
      2. 7.1.2 アナログ入力帯域幅
      3. 7.1.3 クロック供給
      4. 7.1.4 放射線環境に関する推奨事項
        1. 7.1.4.1 シングル イベント ラッチアップ (SEL)
        2. 7.1.4.2 シングル イベント機能割り込み (SEFI)
        3. 7.1.4.3 シングル イベント アップセット (SEU)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 RF 入力信号路
        2. 7.2.2.2 AC カップリング コンデンサの値の計算
      3. 7.2.3 アプリケーション曲線
    3. 7.3 初期化セットアップ
    4.     電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 サード・パーティ製品に関する免責事項
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.10 スイッチング特性

代表値は、TA = 25°C、公称電源電圧、デフォルトのフルスケール電圧 (FS_RANGE_A = FS_RANGE_B = 0xA000)、シングル チャネル モードで INA± に印加される入力信号、fIN = 347MHz、AIN = –1dBFS、fCLK = 最大定格クロック周波数、フィルタ処理された 1VPP 正弦波クロック、JMODE = 1、バックグラウンド キャリブレーションにおける値 (特に記述のない限り)。最小値および最大値は、「推奨動作条件」表に記載された公称電源電圧および動作温度範囲での値。
パラメータテスト条件サブグループ(1)最小値標準値最大値単位
デバイス (サンプリング) クロック (CLK+、CLK–)
tADCLK± 立ち上がりエッジ (デュアル チャネル モード) または立ち上がりおよび立ち下がりエッジ (シングル チャネル モード) からサンプリングの瞬間までの、サンプリング (アパーチャ) 遅延TAD_COARSE = 0x00、TAD_FINE = 0x00、TAD_INV = 0350ps
tAD(MAX)最大 tAD は、クロック反転 (TAD_INV = 0) を含まないプログラマブル遅延を調整粗調整 (TAD_COARSE = 0xFF)289ps
微調整 (TAD_FINE = 0xFF)4.9
tAD(STEP)tAD は、プログラマブル遅延ステップ サイズを調整粗調整 (TAD_COARSE)1.13ps
微調整 (TAD_FINE)19
tAJアパーチャ ジッタ、rms最小 tAD は、粗設定を調整 (TAD_COARSE = 0x00、TAD_INV = 0)56fs
最大 tAD は、TAD_INV (TAD_INV = 0) を除く粗設定 (TAD_COARSE = 0xFF) を調整68(4)
シリアル データ出力 (DA[7:0]+、DA[7:0]–、DB[7:0]+、DB[7:0]–)
fSERDESシリアル化出力ビット レート最大出力ビット レート[9, 10, 11]12.8Gbps
最小出力ビット レート1Gbps
UIシリアル化出力ユニット間隔最小出力ユニット間隔[9, 10, 11]78.125ps
最大出力ユニット間隔1000ps
tTLHLow から High への遷移時間 (差動)20% ～ 80%、PRBS-7 テスト パターン、12.8Gbps、SER_PE = 0x0427ps
tTHLHigh から Low への遷移時間 (差動)20% ～ 80%、PRBS-7 テスト パターン、12.8Gbps、SER_PE = 0x0427ps
DDJデータ依存ジッタ、ピーク ツー ピークPRBS-7 テスト パターン、12.8Gbps、SER_PE = 0x04、JMODE = 211.7ps
RJランダム ジッタ、RMSPRBS-7 テスト パターン、12.8Gbps、SER_PE = 0x04、JMODE = 20.8ps
TJ総ジッタ、ピーク ツー ピーク、BER = 1e-15 に対して定義された ガウス分布部分 (Q=7.94)PRBS-7 テスト パターン、12.8Gbps、SER_PE = 0x04、JMODE = 0、224ps
PRBS-7 テスト パターン、6.4Gbps、SER_PE = 0x04、JMODE = 1、320
PRBS-7 テスト パターン、8Gbps、SER_PE = 0x04、JMODE = 4、5、6、731
PRBS-7 テスト パターン、8Gbps、SER_PE = 0x04、JMODE = 932
PRBS-7 テスト パターン、8Gbps、SER_PE = 0x04、JMODE = 10、1135
PRBS-7 テスト パターン、3.2Gbps、SER_PE = 0x04、JMODE = 1224
PRBS-7 テスト パターン、8Gbps、SER_PE = 0x04、JMODE = 13、1435
PRBS-7 テスト パターン、8Gbps、SER_PE = 0x04、JMODE = 15、1631
ADCコアのレイテンシ
tADC基準サンプルをサンプリングする CLK± エッジから、SYSREF を High にサンプリングする CLK± エッジまでの決定論的な遅延(2)JMODE = 0-8.5tCLK サイクル
JMODE = 1-20.5
JMODE = 2-9
JMODE = 3-21
JMODE = 4-4.5
JMODE = 5-24.5
JMODE = 6-5
JMODE = 7-25
JMODE = 960
JMODE = 10140
JMODE = 11136
JMODE = 12120
JMODE = 13232
JMODE = 14232
JMODE = 15446
JMODE = 16430
JMODE = 17-48.5
JMODE = 18-49
JESD204B およびシリアライザのレイテンシ
tTXSYSREF High をサンプリングする CLK± 立ち上がりエッジから、tADC の (3)リファレンス サンプルに対応する JESD204B シリアル出力レーン上のマルチフレームの最初のビットまでの遅延JMODE = 072(5)84(5)tCLK サイクル
JMODE = 1119(5)132(5)
JMODE = 272(5)84(5)
JMODE = 3119(5)132(5)
JMODE = 467(5)80(5)
JMODE = 5106(5)119(5)
JMODE = 667(5)80(5)
JMODE = 7106(5)119(5)
JMODE = 9106(5)119(5)
JMODE = 1067(5)80(5)
JMODE = 11106(5)119(5)
JMODE = 12213(5)225(5)
JMODE = 1367(5)80(5)
JMODE = 14106(5)119(5)
JMODE = 1567(5)80(5)
JMODE = 16106(5)119(5)
JMODE = 17195(5)208(5)
JMODE = 18195(5)208(5)
シリアル プログラミング インターフェイス (SDO)
t(OZD)SDOがトライ ステートから有効なデータに遷移するための読み出し動作中の、第16 SCLKサイクルの立ち下がりエッジからの遅延1(5)ns
t(ODZ)SDO がトライステートから有効なデータに遷移するための SCS 立ち上がりエッジからの遅延10(5)ns
t(OD)読み出し動作中の SCLK の立ち下がりエッジから有効な SDO までの遅延[4, 5, 6]110ns
(1) サブグループの定義については、表 5-1 を参照してください。
(2) tADC は、正確で丸みを持たない、確定的な遅延です。SYSREF High キャプチャ ポイントの後にリファレンス サンプルがサンプリングされる場合、遅延は負の値になります。この場合、合計レイテンシは tTX で与えられる遅延よりも小さくなります。
(3) tTX に与えられる値には、確定的な遅延と非確定的な遅延が含まれます。遅延は、プロセス、温度、および電圧に応じて変化します。JESD204B は、サブクラス 1 モードで動作時のこれらの変動を考慮することで、確定的なレイテンシを実現します。ローカル マルチフレーム クロック (LMFC) サイクルの無効な領域内で弾性バッファの解放ポイントが発生しないように、適切なレシーバ RBD 値を選択する必要があります。
(4) 内部クロック パスがさらに減衰するため、tAJ が増加します。
(5) このパラメータは設計で規定される値であり、実製品のテストは行っていません。