JAJSGI4C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：DC の仕様
    6. 5.6  電気的特性：消費電力
    7. 5.7  電気的特性：AC 仕様 (デュアル チャネル モード)
    8. 5.8  電気的特性：AC 仕様 (シングル チャネル モード)
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 タイミング図
    12. 5.12 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 アナログ入力保護
        2. 6.3.1.2 フルスケール電圧 (VFS) の調整
        3. 6.3.1.3 アナログ入力オフセットの調整
      2. 6.3.2 ADC コア
        1. 6.3.2.1 ADC の動作原理
        2. 6.3.2.2 ADC コアのキャリブレーション
        3. 6.3.2.3 ADC のオーバーレンジ検出
        4. 6.3.2.4 コード エラー レート (CER)
      3. 6.3.3 タイムスタンプ
      4. 6.3.4 クロック供給
        1. 6.3.4.1 ノイズなしのアパーチャ遅延調整 (tAD 調整)
        2. 6.3.4.2 アパーチャ遅延ランプ制御 (TAD_RAMP)
        3. 6.3.4.3 SYSREF キャプチャによるマルチ デバイス同期および決定論的レイテンシ
          1. 6.3.4.3.1 SYSREF 位置検出器およびサンプリング位置選択 (SYSREF ウィンドウ処理)
          2. 6.3.4.3.2 SYSREF 自動較正
      5. 6.3.5 デジタル ダウン コンバータ (デュアル チャネル モードのみ)
        1. 6.3.5.1 数値制御オシレータと複素ミキサ
          1. 6.3.5.1.1 NCO 高速周波数ホッピング (FFH)
          2. 6.3.5.1.2 NCO の選択
          3. 6.3.5.1.3 基本 NCO 周波数設定モード
          4. 6.3.5.1.4 有理 NCO 周波数設定モード
          5. 6.3.5.1.5 NCO 位相オフセット設定
          6. 6.3.5.1.6 NCO 位相同期
        2. 6.3.5.2 デシメーション フィルタ
        3. 6.3.5.3 出力データ フォーマット
        4. 6.3.5.4 デシメーション設定
          1. 6.3.5.4.1 デシメーション係数
          2. 6.3.5.4.2 DDC ゲイン ブースト
      6. 6.3.6 JESD204B インターフェイス
        1. 6.3.6.1 トランスポート層
        2. 6.3.6.2 スクランブル機能
        3. 6.3.6.3 リンク層
          1. 6.3.6.3.1 コード グループ同期 (CGS)
          2. 6.3.6.3.2 初期レーン整列シーケンス (ILAS)
          3. 6.3.6.3.3 8b/10b エンコーディング
          4. 6.3.6.3.4 フレームおよびマルチフレーム監視
        4. 6.3.6.4 物理層
          1. 6.3.6.4.1 SerDes プリエンファシス
        5. 6.3.6.5 JESD204B 対応
        6. 6.3.6.6 複数デバイスの同期と決定論的レイテンシ
        7. 6.3.6.7 Subclass 0 システムでの動作
      7. 6.3.7 アラームの監視
        1. 6.3.7.1 NCO エラー検出
        2. 6.3.7.2 クロック エラー検出
      8. 6.3.8 温度監視ダイオード
      9. 6.3.9 アナログ基準電圧
    4. 6.4 デバイスの機能モード
      1. 6.4.1 デュアル チャネル モード
      2. 6.4.2 シングル チャネル モード (DES モード)
      3. 6.4.3 JESD204B モード
        1. 6.4.3.1 JESD204B 出力データ フォーマット
        2. 6.4.3.2 デュアル DDC および冗長データ モード
      4. 6.4.4 パワーダウン モード
      5. 6.4.5 テスト モード
        1. 6.4.5.1 シリアライザのテスト モードの詳細
        2. 6.4.5.2 PRBS テスト モード
        3. 6.4.5.3 ランプ テスト モード
        4. 6.4.5.4 ショートおよびロング トランスポート テスト モード
          1. 6.4.5.4.1 ショート トランスポート テスト パターン
          2. 6.4.5.4.2 ロング トランスポート テスト パターン
        5. 6.4.5.5 D21.5 テスト モード
        6. 6.4.5.6 K28.5 テスト モード
        7. 6.4.5.7 反復 ILA テスト モード
        8. 6.4.5.8 修正 RPAT テスト モード
      6. 6.4.6 キャリブレーション モードとトリミング
        1. 6.4.6.1 フォアグラウンド キャリブレーション モード
        2. 6.4.6.2 バックグラウンド キャリブレーション モード
        3. 6.4.6.3 低消費電力バックグラウンド キャリブレーション (LPBG) モード
      7. 6.4.7 オフセット キャリブレーション
      8. 6.4.8 トリミング
      9. 6.4.9 オフセット フィルタリング
    5. 6.5 プログラミング
      1. 6.5.1 シリアル インターフェイスの使い方
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 ストリーミング モード
    6. 6.6 レジスタマップ
      1. 6.6.1 レジスタの説明
      2. 6.6.2 SYSREF 較正レジスタ (0x2B0 ～ 0x2BF)
      3. 6.6.3 アラーム レジスタ (0x2C0 ～ 0x2C2)
  8. 7 アプリケーション情報に関する免責事項
    1. 7.1 アプリケーション情報
      1. 7.1.1 アナログ入力
      2. 7.1.2 アナログ入力帯域幅
      3. 7.1.3 クロック供給
      4. 7.1.4 放射線環境に関する推奨事項
        1. 7.1.4.1 シングル イベント ラッチアップ (SEL)
        2. 7.1.4.2 シングル イベント機能割り込み (SEFI)
        3. 7.1.4.3 シングル イベント アップセット (SEU)
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 RF 入力信号路
        2. 7.2.2.2 AC カップリング コンデンサの値の計算
      3. 7.2.3 アプリケーション曲線
    3. 7.3 初期化セットアップ
    4.     電源に関する推奨事項
      1. 7.4.1 電源シーケンス
    5. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 サード・パーティ製品に関する免責事項
    4. 8.4 ドキュメントの更新通知を受け取る方法
    5. 8.5 サポート・リソース
    6. 8.6 商標
    7. 8.7 静電気放電に関する注意事項
    8. 8.8 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.4.3 JESD204B モード

ADC12DJ3200QML-SP は、シングル チャネルまたはデュアル チャネルの ADC としてプログラムでき、デシメーションあり / なしで、多数の JESD204B 出力形式をサポートします。表 6-16 に、基本的な動作モード設定パラメータと、それらがユーザ設定か派生かをまとめます。

注意:

高速データ出力のパワーダウン (DA0±...DA7±、DB0±...DB7±) のパワーダウンが長時間継続すると、特にデータ レートが高い場合に出力シリアライザが損傷する可能性があります。信頼性の高いシリアライザ動作の詳細については、「パワーダウン モード」セクションを参照してください。

表 6-16 ADC12DJ3200QML-SP 動作モードの構成パラメータ
パラメータ説明ユーザーが設定または求めます値
JMODEJESD204B 動作モードでは、シングル チャネルまたはデュアル チャネル モード、およびデシメーション係数の残りの JESD204B パラメータを自動的に導出しますユーザーが設定済みJMODE によって設定されます (「JESD204B モード レジスタ」を参照)
Dデシメーション係数誘導表 6-18 を参照
DES1 = シングル チャネル モード、0 = デュアル チャネル モード誘導表 6-18 を参照
RDEVCLK サイクルあたりのレーンあたり送信されるビット数。JESD204B ライン レートは、DEVCLK 周波数 × R です。このパラメータは SerDes PLL の乗算係数を設定するか、SerDes PLL のバイパスを制御します。誘導表 6-18 を参照
リンク使用されている JESD204B リンクの数誘導表 6-18 を参照
Kマルチフレームあたりのフレーム数ユーザーが設定済みKM1 で設定します (「JESD204B K パラメータ レジスタ」を参照)。表 6-18 で許容される値を参照してください

JESD204B フォーマットを定義するには多くのパラメータが必要です。これらはすべて、初期レーン整列シーケンス中にリンクを介して送信されます。ADC12DJ3200QML-SP では、ほとんどのパラメータは選択した JMODE に基づいて自動的に導出されますが、ユーザが設定したパラメータもいくつかあります。表 6-17 に、これらのパラメータを示します。

表 6-17 JESD204B 初期レーン整列シーケンスパラメータ
パラメータ説明ユーザーが設定または求めます値
ADJCNTLMFC の調整額 (該当なし)誘導常に 0 です
ADJDIRLMFC の調整方向 (該当なし)誘導常に 0 です
BIDBank ID誘導常に 0 です
CFフレームあたりの制御ワード数誘導常に 0 です
CSサンプルあたりの制御ビット誘導ILASでは常に0に設定します。実際の使用方法については、表 6-18 を参照してください
DIDリンクの識別に使用されるデバイス識別子ユーザーが設定済みDID によって設定されます (「JESD204B DID パラメータ レジスタ」を参照)。表 6-19 を参照してください
F1 フレームあたりのオクテット (バイト) 数 (レーンあたり)誘導表 6-18 を参照
HD高密度形式 (サンプルをレーンに分割)誘導常に 0 です
JESDVJESD204 標準リビジョン誘導常に 1 です
Kマルチフレームあたりのフレーム数ユーザーが設定済みKM1 レジスタで設定します。「JESD204B K パラメータ レジスタ」を参照してください
Lリンクごとのシリアル出力レーン数誘導表 6-18 を参照
LID各レーンのレーン ID誘導表 6-19 を参照
Mレーンのビットパッキングの決定に使用されるコンバータの数。デバイスの ADC チャネル数と一致しない場合があります誘導表 6-18 を参照
Nサンプル分解能 (コントロール ビットとテール ビットを追加する前)誘導表 6-18 を参照
N'コントロール ビットとテール ビットを追加した後のサンプルあたりのビット数誘導表 6-18 を参照
Sコンバータ (M)、フレームあたりのサンプル数誘導表 6-18 を参照
SCRスクランブラが有効ユーザーが設定済みJESD204B 制御レジスタ で設定します
SUBCLASSVデバイス サブクラス バージョン誘導常に 1 です
RES1予約済みフィールド 1誘導常に 0 です
RES2予約済みフィールド 2誘導常に 0 です
CHKSUMILAS チェックのチェックサム (256 をモジュロとした上記すべてのパラメータの合計)誘導この表のパラメータに基づいて計算されます

JMODE と呼ばれる単一の構成パラメータを使用することで、ADC12DJ3200QML-SP の構成を簡単に行うことができます (「JESD204B モード レジスタ」を参照)。表 6-18 を使用すると、目的の動作モードに適した JMODE 値を見つけることができます。表 6-18 に示すモードは、使用可能な唯一の動作モードです。この表は、フレーム数のマルチフレーム長を設定する K パラメータ (KM1 で設定、「JESD204B K パラメータ レジスタ」を参照) の範囲と許容ステップ サイズも示しています。

表 6-18 ADC12DJ3200QML-SP の動作モード
ADC12DJ3200QML-SP の動作モード ユーザー指定のパラメータ 派生パラメータ 入力クロック範囲 (MHz)
JMODE K
[最小：ステップ：最大]		 D DES リンク N CS N’ L
(リンクごと)		 M
(リンクごと)		 F S R
(Fbit/Fclk)
12 ビット、シングル チャネル、8 レーン 0 3:1:32 1 1 2 12 0 12 4 4(1) 8 5 4 800-3200
12 ビット、シングル チャネル、16 レーン 1 3:1:32 1 1 2 12 0 12 8 8(1) 8 5 2 800-3200
12 ビット、デュアル チャネル、8 レーン 2 3:1:32 1 0 2 12 0 12 4 4(1) 8 5 4 800-3200
12 ビット、デュアル チャネル、16 レーン 3 3:1:32 1 0 2 12 0 12 8 8(1) 8 5 2 800-3200
8 ビット、シングル チャネル、4 レーン 4 18:2:32 1 1 2 8 0 8 2 1 1 2 5 800-2560
8 ビット、シングル チャネル、8 レーン 5 18:2:32 1 1 2 8 0 8 4 1 1 4 2.5 800-3200
8 ビット、デュアル チャネル、4 レーン 6 18:2:32 1 0 2 8 0 8 2 1 1 2 5 800-2560
8 ビット、デュアル チャネル、8 レーン 7 18:2:32 1 0 2 8 0 8 4 1 1 4 2.5 800-3200
予約済み 8 — — — — — — — — — — — — —
15 ビット、実数データ、2 倍デシメーション、8 レーン 9 9:1:32 2 0 2 15 1(2) 16 4 1 2 4 2.5 800-3200
15 ビット、4 倍デシメーション、4 レーン 10 9:1:32 4 0 2 15 1(2) 16 2 2 2 1 5 800-2560
15 ビット、4 倍デシメーション、8 レーン 11 9:1:32 4 0 2 15 1(2) 16 4 2 2 2 2.5 800-3200
12 ビット、4 倍デシメーション、16 レーン 12 3:1:32 4 0 2 12 0 12 8 8(1) 8 5 1 1000-3200
15 ビット、8 倍デシメーション、2 レーン 13 5:1:32 8 0 2 15 1(2) 16 1 2 4 1 5 800-2560
15 ビット、8 倍デシメーション、4 レーン 14 9:1:32 8 0 2 15 1(2) 16 2 2 2 1 2.5 800-3200
15 ビット、16 倍デシメーション、1 レーン 15 3:1:32 16 0 1 15 1(2) 16 1 4 8 1 5 800-2560
15 ビット、16 倍デシメーション、2 レーン 16 5:1:32 16 0 2 15 1(2) 16 1 2 4 1 2.5 800-3200
8 ビット、シングル チャネル、16 レーン 17 18:2:32 1 1 2 8 0 8 8 1 1 8 1.25 800-3200
8 ビット、デュアル チャネル、16 レーン 18 18:2:32 1 0 2 8 0 8 8 1 1 8 1.25 800-3200
(1) これらのモードでは、M は L に等しく、サンプルを L レーンで時間順に送信することができます。M パラメータは、コンバータの実際の数を表すものではありません。レシーバの各リンクから M サンプル ストリームをインターリーブして、正しいサンプル データを生成します。詳細については、表 6-20 ～ 表 6-37 を参照してください。
(2) ADC12DJ3200QML-SP の初期レーン整列シーケンス (ILAS) では、CS は常に 0 として報告されます。

ADC12DJ3200QML-SP には、合計 16 の高速出力ドライバがあり、これらは 2 つの 8 レーン JESD204B リンクにグループ化されています。ほとんどの動作モードでは、リンクごとに最大 8 レーンの 2 つのリンクを使用します。レーンおよびそれらから派生する構成パラメータについては、表 6-19 で説明します。指定された JMODE の場合、各リンクのインデックス付きの最小のレーンが使用され、各リンクのインデックス付きの大きいレーンは自動的に電源がオフになります。最も小さいインデックス付きレーンは常にロジック デバイスに配線します。

表 6-19 ADC12DJ3200QML-SP のレーン割り当てとパラメータ
デバイスのピン指定LINKDID (ユーザー設定)LID (誘導)
DA0±ADID で設定 (「JESD204B DID パラメータ レジスタ」を参照) すると、有効な DID は DID レジスタ設定 (DID) と等しくなります。0
DA1±1
DA2±2
DA3±3
DA4±4
DA5±5
DA6±6
DA7±7
DB0±BDID で設定 (「JESD204B DID パラメータ レジスタ」を参照) すると、有効な DID は DID レジスタ設定に 1 を加えた値 (DID+1) と等しくなります。0
DB1±1
DB2±2
DB3±3
DB4±4
DB5±5
DB6±6
DB7±7