JAJSUD6A April   2024  – May 2025 TPS23881B

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
    1. 5.1 ピンの詳細説明
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 タイミング図
  9. 8 詳細説明
    1. 8.1 概要
      1. 8.1.1 動作モード
        1. 8.1.1.1 車載
        2. 8.1.1.2 自律
        3. 8.1.1.3 半自動
        4. 8.1.1.4 手動および診断
        5. 8.1.1.5 電源オフ
      2. 8.1.2 PoE 適合性の用語
      3. 8.1.3 チャネルとポートの関係の用語
      4. 8.1.4 要求されたクラスと割り当てられたクラス
      5. 8.1.5 電源の割り当てと電源の降格
      6. 8.1.6 プログラマブル SRAM
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 ポートの再割り当て
      2. 8.3.2 ポート電力の優先度
      3. 8.3.3 A/D コンバータ (ADC)
      4. 8.3.4 I2C ウォッチドッグ
      5. 8.3.5 電流フォールドバック保護
    4. 8.4 デバイスの機能モード
      1. 8.4.1 検出
      2. 8.4.2 接続チェック
      3. 8.4.3 分類
      4. 8.4.4 DC 接続解除
    5. 8.5 I2C プログラミング
      1. 8.5.1 I2C シリアル インターフェイス
    6. 8.6 レジスタ マップ
      1. 8.6.1 レジスタ セット全体
      2. 8.6.2 レジスタの詳細説明
        1. 8.6.2.1  割り込みレジスタ
        2. 8.6.2.2  割り込みマスク レジスタ
        3. 8.6.2.3  電源イベント レジスタ
        4. 8.6.2.4  検出イベント レジスタ
        5. 8.6.2.5  フォルト イベント レジスタ
        6. 8.6.2.6  開始 / ILIM イベント レジスタ
        7. 8.6.2.7  電源およびフォルト イベント レジスタ
          1. 8.6.2.7.1 検出された SRAM フォルトと「セーフ モード」
        8. 8.6.2.8  チャネル 1 検出レジスタ
        9. 8.6.2.9  チャネル 2 検出レジスタ
        10. 8.6.2.10 チャネル 3 検出レジスタ
        11. 8.6.2.11 チャネル 4 検出レジスタ
        12. 8.6.2.12 電源ステータス レジスタ
        13. 8.6.2.13 ピン ステータス レジスタ
          1. 8.6.2.13.1 自律モード
        14. 8.6.2.14 動作モード レジスタ
        15. 8.6.2.15 接続解除イネーブル レジスタ
        16. 8.6.2.16 検出 / クラス イネーブル レジスタ
        17. 8.6.2.17 電力優先度 / 2 ペア PCUT ディセーブル レジスタ名
        18. 8.6.2.18 タイミング構成レジスタ
        19. 8.6.2.19 汎用マスク レジスタ
        20. 8.6.2.20 検出 / クラス再起動レジスタ
        21. 8.6.2.21 パワー イネーブル レジスタ
        22. 8.6.2.22 RESET レジスタ
        23. 8.6.2.23 ID レジスタ
        24. 8.6.2.24 接続チェックおよび自動クラス ステータス レジスタ
        25. 8.6.2.25 2 ペア ポリス Ch-1 構成レジスタ
        26. 8.6.2.26 2 ペア ポリス Ch-2 構成レジスタ
        27. 8.6.2.27 2 ペア ポリス Ch-3 構成レジスタ
        28. 8.6.2.28 2 ペア ポリス Ch-4 構成レジスタ
        29. 8.6.2.29 静電容量 (レガシー PD) 検出
        30. 8.6.2.30 パワーオン フォルト レジスタ
        31. 8.6.2.31 ポート再割り当てレジスタ
        32. 8.6.2.32 チャネル 1 および 2 マルチ ビット優先度レジスタ
        33. 8.6.2.33 チャネル 3 および 4 マルチ ビット優先度レジスタ
        34. 8.6.2.34 4 ペア有線およびポート電力割り当てレジスタ
        35. 8.6.2.35 4 ペア ポリス Ch-1 および 2 構成レジスタ
        36. 8.6.2.36 4 ペア ポリス Ch-3 および 4 構成レジスタ
        37. 8.6.2.37 温度レジスタ
        38. 8.6.2.38 4 ペア フォルト構成レジスタ
        39. 8.6.2.39 入力電圧レジスタ
        40. 8.6.2.40 チャネル 1 電流レジスタ
        41. 8.6.2.41 チャネル 2 電流レジスタ
        42. 8.6.2.42 チャネル 3 電流レジスタ
        43. 8.6.2.43 チャネル 4 電流レジスタ
        44. 8.6.2.44 チャネル 1 電圧レジスタ
        45. 8.6.2.45 チャネル 2 電圧レジスタ
        46. 8.6.2.46 チャネル 3 電圧レジスタ
        47. 8.6.2.47 チャネル 4 電圧レジスタ
        48. 8.6.2.48 2x フォールドバック選択レジスタ
        49. 8.6.2.49 ファームウェア リビジョン レジスタ
        50. 8.6.2.50 I2C ウォッチドッグ レジスタ
        51. 8.6.2.51 デバイス ID レジスタ
        52. 8.6.2.52 チャネル 1 検出抵抗レジスタ
        53. 8.6.2.53 チャネル 2 検出抵抗レジスタ
        54. 8.6.2.54 チャネル 3 検出抵抗レジスタ
        55. 8.6.2.55 チャネル 4 検出抵抗レジスタ
        56. 8.6.2.56 チャネル 1 検出静電容量レジスタ
        57. 8.6.2.57 チャネル 2 検出静電容量レジスタ
        58. 8.6.2.58 チャネル 3 検出静電容量レジスタ
        59. 8.6.2.59 チャネル 4 検出静電容量レジスタ
        60. 8.6.2.60 チャネル 1 割り当てクラス レジスタ
        61. 8.6.2.61 チャネル 2 割り当てクラス レジスタ
        62. 8.6.2.62 チャネル 3 割り当てクラス レジスタ
        63. 8.6.2.63 チャネル 4 割り当てクラス レジスタ
        64. 8.6.2.64 自動クラス制御レジスタ
        65. 8.6.2.65 チャネル 1 自動クラス電源レジスタ
        66. 8.6.2.66 チャネル 2 自動クラス電源レジスタ
        67. 8.6.2.67 チャネル 3 自動クラス電源レジスタ
        68. 8.6.2.68 チャネル 4 自動クラス電源レジスタ
        69. 8.6.2.69 代替フォールドバック レジスタ
        70. 8.6.2.70 SRAM 制御レジスタ
          1. 8.6.2.70.1 SRAM 開始アドレス (LSB) レジスタ
          2. 8.6.2.70.2 SRAM 開始アドレス (MSB) レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 PoE の概要
        1. 9.1.1.1 2 ペア電源と 4 ペア電源の比較と新しい IEEE802.3bt 規格
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 未使用チャネルの接続
        2. 9.2.2.2 電源ピンのバイパス コンデンサ
        3. 9.2.2.3 ポートごとの部品
        4. 9.2.2.4 システム レベルの部品 (回路図には未記載)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 VDD
      2. 9.3.2 VPWR
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 ケルビン電流検出抵抗
      2. 9.4.2 レイアウト例
        1. 9.4.2.1 部品の配置と配線のガイドライン
          1. 9.4.2.1.1 電源ピンのバイパス コンデンサ
          2. 9.4.2.1.2 ポートごとの部品
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.6.2.6 開始 / ILIM イベント レジスタ

COMMAND = 08h、1 データ バイト、読み取り専用

COMMAND = 09h、1 データ バイト、読み取り専用

アクティブ high。各ビットは、発生した特定のイベントに対応します。

各ビット xxx1-4 は、個々のチャネルを表します。

各位置 (08h または 09h) を読み出すと、同じレジスタデータが返されますが、読み出し時クリアコマンドがレジスタのすべてのビットをクリアすることは例外です。これらのビットは、チャネル n がオフになるとクリアされます。

このレジスタによって INT ピンがアクティブになっている場合、読み出し時クリアすることにより、INT ピンは解放されます。

アクティブ ビットのいずれかは、て割り込みレジスタの説明に示されているように、て割り込みレジスタに影響を及ぼします。

図 8-13 開始 / ILIM イベント レジスタ フォーマット
76543210
ILIM4ILIM3ILIM2ILIM1STRT4STRT3STRT2STRT1
R-0R-0R-0R-0R-0R-0R-0R-0
CR-0CR-0CR-0CR-0CR-0CR-0CR-0CR-0
凡例：R/W = 読み出し / 書き込み、R = 読み出し専用、CR = 読み取り時にクリア、-n = リセット後の値
表 8-11 START/ILIM イベントレジスタのフィールドの説明
ビットフィールドタイプリセット説明
7 ~ 4ILIM4–ILIM1R または CR0tLIM フォルトが発生したことを示します。これは、チャネルが出力電流を ILIM に、またはフォールドバックされた ILIM が tLIM を超える時間制限されたことを意味します。

1 = tLIM フォルトが発生

0 = tLIM フォルトが発生していない

3-0STRT4–STRT1R または CR0電源オン中に tSTART フォルトが発生したことを示します。

1 = tSTART フォルトまたはクラス/検出エラーが発生しました

0 = tSTART フォルトまたはクラス/検出エラーが発生していません

注:

4 ペアの有線ポートの場合：

ILIM N ビットは、チャネルごとにステータスが変化すると個別に更新されます。

STRTN ビットは、チャネルごとにステータスが変化すると、個別に更新されます

スタート フォルトが通知され、パワー イベント レジスタの PECn ビットがセットされると、突入フォルトが発生しています。

スタートフォルトが通知され、PECn ビットがセットされていない場合、パワーオン フォルト レジスタ (0x24h) はフォルトの原因を示します。

自動モードでは、STRTn フォルトは通知されず、無効な検出結果のためレジスタ 0x24h は更新されません。

ILIM フォルトまたは STRT フォルトにより 4 ペアのデュアル シグネチャ PD の単数チャネルがオフになった場合、検出および分類が引き続き有効であり、電源チャネルに割り当てられた分類に基づいて0x29の電源割り当て設定で十分である場合、0x19h の PWON ビットをセットすることによって、そのチャネルに電力を再印加できます。

4 ペアの有線ポートでの突入フォルト (STRTn) 処理：

単一のシグネチャ PD が接続された 4 ペアの有線ポートの場合、突入動作は、電源オン時に指定された割り当て分類によって異なります。

クラス 6 以下の分類が割り当てられた 4P SS PD の場合：

1 つ目のチャネルは突入電流を通過し、2 つ目のチャネルはアイドル状態に維持されます

突入終了時に STRT フォルトが検出されない場合は、第 2 のチャネルが直ちにオンになり、PGN ビットがセットされます

突入電流の終了時にSTRTフォルトが検出されると、2 次チャネルはオフのままで1次側がディセーブルされ、両方のチャネルで1秒の冷却期間が開始されます。両方の STRTN ビットがセットされます。

クラス7または 8 のクラスが割り当てられた 4P SS PD の場合：

両方のチャネルは並列に突入します

いずれかのチャネルの突入終了時に STRT フォルトが検出されない場合、PGN ビットがセットされ、ポートの電源は維持されます。

どちらかのチャネルの突入終了時に STRT フォルトが検出されると、両方のチャネルがディセーブルされ、両方のチャネルで1秒間の冷却期間が開始されます。両方の STRTN ビットがセットされます。

デュアル シグネチャ PD が接続されている 4 ペアの有線ポートの場合、両方のチャネルは他方から独立して動作します。それぞれは起動時に突入制御を実行し、いずれかのチャネル障害が発生した場合には、残りのチャネルに影響を与えません。