JAJSUD6A April   2024  – May 2025 TPS23881B

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイス比較表
  6. ピン構成および機能
    1. 5.1 ピンの詳細説明
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. パラメータ測定情報
    1. 7.1 タイミング図
  9. 詳細説明
    1. 8.1 概要
      1. 8.1.1 動作モード
        1. 8.1.1.1 車載
        2. 8.1.1.2 自律
        3. 8.1.1.3 半自動
        4. 8.1.1.4 手動および診断
        5. 8.1.1.5 電源オフ
      2. 8.1.2 PoE 適合性の用語
      3. 8.1.3 チャネルとポートの関係の用語
      4. 8.1.4 要求されたクラスと割り当てられたクラス
      5. 8.1.5 電源の割り当てと電源の降格
      6. 8.1.6 プログラマブル SRAM
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 ポートの再割り当て
      2. 8.3.2 ポート電力の優先度
      3. 8.3.3 A/D コンバータ (ADC)
      4. 8.3.4 I2C ウォッチドッグ
      5. 8.3.5 電流フォールドバック保護
    4. 8.4 デバイスの機能モード
      1. 8.4.1 検出
      2. 8.4.2 接続チェック
      3. 8.4.3 分類
      4. 8.4.4 DC 接続解除
    5. 8.5 I2C プログラミング
      1. 8.5.1 I2C シリアル インターフェイス
    6. 8.6 レジスタ マップ
      1. 8.6.1 レジスタ セット全体
      2. 8.6.2 レジスタの詳細説明
        1. 8.6.2.1  割り込みレジスタ
        2. 8.6.2.2  割り込みマスク レジスタ
        3. 8.6.2.3  電源イベント レジスタ
        4. 8.6.2.4  検出イベント レジスタ
        5. 8.6.2.5  フォルト イベント レジスタ
        6. 8.6.2.6  開始 / ILIM イベント レジスタ
        7. 8.6.2.7  電源およびフォルト イベント レジスタ
          1. 8.6.2.7.1 検出された SRAM フォルトと「セーフ モード」
        8. 8.6.2.8  チャネル 1 検出レジスタ
        9. 8.6.2.9  チャネル 2 検出レジスタ
        10. 8.6.2.10 チャネル 3 検出レジスタ
        11. 8.6.2.11 チャネル 4 検出レジスタ
        12. 8.6.2.12 電源ステータス レジスタ
        13. 8.6.2.13 ピン ステータス レジスタ
          1. 8.6.2.13.1 自律モード
        14. 8.6.2.14 動作モード レジスタ
        15. 8.6.2.15 接続解除イネーブル レジスタ
        16. 8.6.2.16 検出 / クラス イネーブル レジスタ
        17. 8.6.2.17 電力優先度 / 2 ペア PCUT ディセーブル レジスタ名
        18. 8.6.2.18 タイミング構成レジスタ
        19. 8.6.2.19 汎用マスク レジスタ
        20. 8.6.2.20 検出 / クラス再起動レジスタ
        21. 8.6.2.21 パワー イネーブル レジスタ
        22. 8.6.2.22 RESET レジスタ
        23. 8.6.2.23 ID レジスタ
        24. 8.6.2.24 接続チェックおよび自動クラス ステータス レジスタ
        25. 8.6.2.25 2 ペア ポリス Ch-1 構成レジスタ
        26. 8.6.2.26 2 ペア ポリス Ch-2 構成レジスタ
        27. 8.6.2.27 2 ペア ポリス Ch-3 構成レジスタ
        28. 8.6.2.28 2 ペア ポリス Ch-4 構成レジスタ
        29. 8.6.2.29 静電容量 (レガシー PD) 検出
        30. 8.6.2.30 パワーオン フォルト レジスタ
        31. 8.6.2.31 ポート再割り当てレジスタ
        32. 8.6.2.32 チャネル 1 および 2 マルチ ビット優先度レジスタ
        33. 8.6.2.33 チャネル 3 および 4 マルチ ビット優先度レジスタ
        34. 8.6.2.34 4 ペア有線およびポート電力割り当てレジスタ
        35. 8.6.2.35 4 ペア ポリス Ch-1 および 2 構成レジスタ
        36. 8.6.2.36 4 ペア ポリス Ch-3 および 4 構成レジスタ
        37. 8.6.2.37 温度レジスタ
        38. 8.6.2.38 4 ペア フォルト構成レジスタ
        39. 8.6.2.39 入力電圧レジスタ
        40. 8.6.2.40 チャネル 1 電流レジスタ
        41. 8.6.2.41 チャネル 2 電流レジスタ
        42. 8.6.2.42 チャネル 3 電流レジスタ
        43. 8.6.2.43 チャネル 4 電流レジスタ
        44. 8.6.2.44 チャネル 1 電圧レジスタ
        45. 8.6.2.45 チャネル 2 電圧レジスタ
        46. 8.6.2.46 チャネル 3 電圧レジスタ
        47. 8.6.2.47 チャネル 4 電圧レジスタ
        48. 8.6.2.48 2x フォールドバック選択レジスタ
        49. 8.6.2.49 ファームウェア リビジョン レジスタ
        50. 8.6.2.50 I2C ウォッチドッグ レジスタ
        51. 8.6.2.51 デバイス ID レジスタ
        52. 8.6.2.52 チャネル 1 検出抵抗レジスタ
        53. 8.6.2.53 チャネル 2 検出抵抗レジスタ
        54. 8.6.2.54 チャネル 3 検出抵抗レジスタ
        55. 8.6.2.55 チャネル 4 検出抵抗レジスタ
        56. 8.6.2.56 チャネル 1 検出静電容量レジスタ
        57. 8.6.2.57 チャネル 2 検出静電容量レジスタ
        58. 8.6.2.58 チャネル 3 検出静電容量レジスタ
        59. 8.6.2.59 チャネル 4 検出静電容量レジスタ
        60. 8.6.2.60 チャネル 1 割り当てクラス レジスタ
        61. 8.6.2.61 チャネル 2 割り当てクラス レジスタ
        62. 8.6.2.62 チャネル 3 割り当てクラス レジスタ
        63. 8.6.2.63 チャネル 4 割り当てクラス レジスタ
        64. 8.6.2.64 自動クラス制御レジスタ
        65. 8.6.2.65 チャネル 1 自動クラス電源レジスタ
        66. 8.6.2.66 チャネル 2 自動クラス電源レジスタ
        67. 8.6.2.67 チャネル 3 自動クラス電源レジスタ
        68. 8.6.2.68 チャネル 4 自動クラス電源レジスタ
        69. 8.6.2.69 代替フォールドバック レジスタ
        70. 8.6.2.70 SRAM 制御レジスタ
          1. 8.6.2.70.1 SRAM 開始アドレス (LSB) レジスタ
          2. 8.6.2.70.2 SRAM 開始アドレス (MSB) レジスタ
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 PoE の概要
        1. 9.1.1.1 2 ペア電源と 4 ペア電源の比較と新しい IEEE802.3bt 規格
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 未使用チャネルの接続
        2. 9.2.2.2 電源ピンのバイパス コンデンサ
        3. 9.2.2.3 ポートごとの部品
        4. 9.2.2.4 システム レベルの部品 (回路図には未記載)
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 VDD
      2. 9.3.2 VPWR
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 ケルビン電流検出抵抗
      2. 9.4.2 レイアウト例
        1. 9.4.2.1 部品の配置と配線のガイドライン
          1. 9.4.2.1.1 電源ピンのバイパス コンデンサ
          2. 9.4.2.1.2 ポートごとの部品
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

ピンの詳細説明

以下の説明は、ピン配置と機能ブロック図を参照してください。

DRAIN1-DRAIN8:チャネル 1 ~ 8 出力電圧モニタと検出。ポート電圧の測定、ポート電圧の監視、ポート パワー グッドの検出、フォールドバック動作に使用されます。検出プローブの電流もこのピンに流れます。

TPS23881B は革新的な 4 点技術を使用して信頼性の高い PD 検出を行い、無効な負荷への電力供給を防止します。この検出は、DRAINn ピンを使用して 2 つの異なる電流レベルをシンクして行い、PD 電圧は VPWR から DRAINn まで測定します。新しい検出サイクルを開始する前にポート電圧が 2.5V を超える場合は、内部 100kΩ 抵抗がポートと並列に接続され、検出サイクルが開始される前にポート コンデンサが放電されるように 400ms の検出バックオフ期間が適用されます。

任意の動作モードでは、検出中またはポートがオンの間を除き、各 DRAINn ピンと VPWR の間に内部抵抗があります。ポート n を使用しない場合は、DRAINn をフローティングのままにするか、GND に接続できます。

GAT1-GAT8:チャネル1 ~ 8 のゲート駆動出力を使用して、外部 N チャネル MOSFET ゲート制御を行います。ポートがオンのときは、低電流ソースによって MOSFET がオンになり、正の方向に駆動されます。GATn は、いずれかの入力電源が low である場合、または過電流タイムアウトが発生した場合、low になります。手動シャットダウン入力を使用してポートをオフにすると、GATn も low になります。未使用の場合は、フローティングのままにします。

設計の堅牢性を向上させるため、電流フォールドバック機能により、低抵抗負荷または短絡発生時およびポートがオンになった際の突入期間中の MOSFET の消費電力が制限されます。また、直接短絡が発生して MOSFET が 1μs 未満で強制的にオフになるなどの主要な異常を解消する高速過負荷保護コンパレータも搭載されています。

適切な MOSFET 制御を確保するため、GATn ピンと近くにある DRAINn ピン、GND、またはケルビン ポイント接続との間の回路のリーク パスは、最小限に抑える必要があります (250nA 未満)。

INT: 割り込みレジスタのビットがアサートされると、この割り込み出力ピンが low にアサートされます。この出力はオープン ドレインです。

KSENSA、KSENSB、KSENSC、KSENSD:関連する電流検出抵抗の両端で差動電圧測定を行うために使用されるケルビン ポイント接続。

各 KSENS は、次のように、2 つの隣接する SEN ピンで共有されます。KSENSA、SEN1 と SEN2、KSENSB と SEN3 と SEN4、KSENSC と SEN5 と SEN6、KSENSD と SEN7 と SEN8。測定精度を最適化するには、適切な PCB レイアウト手法に従うことを確認します。

OSS:高速シャットダウン、アクティブ high。このピンは、内部に 1µs ~ 5µs のデグリッチ フィルターが内蔵され、内部的に DGND にプルダウンされています。

電源オフの手順は、Reset コマンド (1Ah レジスタ) を使用したポートリセットと同様です。3 ビットの OSS 機能により、OSS ピンに一連のパルスを印加して、個別または複数のポートを最大 8 レベルの優先度でオフにできます。

RESET: リセット入力、アクティブ low。アサートされると、TPS23881B はリセットされ、すべてのポートがオフになり、レジスタが強制的に電源投入時の状態になります。このピンは内部で VDD にプルアップされており、1µs から 5µs へのグリッチ除去フィルタは内蔵されています。設計者は、外付け RC ネットワークを使用して、ターンオンを遅延させることができます。また、RESET 入力とは独立した内部パワー オン リセットも備えています。

SCL: I2C バス用シリアル クロック入力。

SDAI:I2C バス用シリアル データ入力。

SDAO:オープン ドレインの I2C バス出力データ ライン。外付け抵抗プルアップが必要です。TPS23881B は、独立した SDAO ラインと SDAI ラインを使用して、光絶縁型 I2C インターフェイスを実現できます。

自動:自律モード選択ピン:このピンをフローティングにすると、自律動作がディスエーブルこのピンを抵抗 (RAUTO) を介して GND に接続すると、選択可能なポート電力割り当てレベルで自律動作が可能になります。RAUTO を接続する場合、Auto ピンと GND の間に 10nF のコンデンサが必要です。

A4-A1:I2C バスのアドレス入力これらのピンは、内部で VDD にプルアップされています。詳細については、セクション 8.6.2.13 を参照してください。

SEN1-8:KSENSn に対するチャネル電流センス入力 (KSENSn の説明を参照)。差動測定は、KSENSA-D ケルビン ポイント接続を使用して実行します。GND との間に0.200Ω 電流センス抵抗を接続することで、外部 MOSFET の電流を監視します。現在のフォールドバック エンジンまたは分類時に使用されます。ADC 変換による負荷電流を監視することに使用できます。

TPS23881B が分類測定を行うと、電流は外部 MOSFET を流れます。この動作によりデバイスの熱濃度を防ぐことができます。TPS23881B が複数のポートで同時に分類測定を実行できます。フォールドバック機能付きの電流制限については、SEN1-8 ピンに 2μS アナログ フィルタが内部的にあり、グリッチ フィルタリングを提供します。ADC を介した測定の場合、SEN1-8 ピンにアンチエイリアシング フィルタがあります。これには、ポート電源電流監視、ポートポリシング、DC 切断が含まれます。

このポートを使用しない場合は、SENn を GND に接続します。

VDD:3.3V ロジック電源入力。

VPWR: 高電圧電源入力。公称 54V。

AGND および DGND:内部アナログ回路とデジタル回路のグランド リファレンス。内部的には接続されていません。どちらのピンも、システムの GND プレーンへの低抵抗パスを必要とします。堅牢な GND プレーンを使用してデバイスのサーマル パッドから熱を抽出する場合は、これらのピンを PCB 上のサーマル パッド接続を介して互いに接続できます。