TPS74201
- Input voltage range: 0.8V to 5.5V
- Soft-start (SS) pin provides a linear start-up with ramp time set by external capacitor
- 1% accuracy over line, load, and temperature
- Supports input voltages as low as 0.8V with external bias supply
- Adjustable output (0.8V to 3.6V)
- Ultra-Low Dropout:
- 60mV (legacy chip) at 1.5A (typical)
- 55mV (new chip) at 1.5A (typical)
- Stable with any output capacitor ≥ 2.2µF (new chip)
- Stable with any or no output capacitor (legacy chip)
- Excellent transient response
- Open-drain power-good
- Active high enable
The TPS742 series of low-dropout (LDO) linear regulators provide an easy-to-use, robust power-management solution for a wide variety of applications. User-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current on start-up. The soft-start is monotonic and well suited for powering many different types of processors and ASICs. The enable input and power-good output allow easy sequencing with external regulators. This complete flexibility permits the user to configure a solution that meets the sequencing requirements of FPGAs, DSPs, and other applications with special start-up requirements.
A precision reference and error amplifier deliver 1% accuracy over load, line, temperature, and process. The device is is stable with any type of capacitor greater than or equal to 2.2µF (new chip), and is fully specified from –40°C to 125°C.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | TPS742 1.5A Ultra-LDO With Programmable Soft-Start datasheet (Rev. P) | PDF | HTML | 2025/2/4 | ||
| 應用說明 | LDO Noise Demystified (Rev. B) | PDF | HTML | 2020/8/18 | |||
| 應用說明 | Using Thermal Calculation Tools for Analog Components (Rev. A) | 2019/8/30 | ||||
| 應用說明 | A Topical Index of TI LDO Application Notes (Rev. F) | 2019/6/27 | ||||
| 應用說明 | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017/8/9 | |||
| 應用說明 | LDO Performance Near Dropout | 2010/10/8 | ||||
| 應用說明 | Using New Thermal Metrics | 2009/12/15 | ||||
| 類比設計期刊 | Simultaneous power-down sequencing with the TPS74x01 family of linear regulators | 2007/8/10 | ||||
| 類比設計期刊 | Q3 2007 Issue Analog Applications Journal | 2007/8/10 | ||||
| 類比設計期刊 | A 3-A, 1.2-Vout linear regulator with 80% efficiency and Plost < 1W | 2006/10/10 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADC32RF42EVM — ADC32RF42 雙通道 14 位元 1.5 GSPS 射頻取樣 ADC 評估模組
ADC32RF42 評估模組 (EVM) 展示了具有 JESD204B 介面的雙 1.5-GSPS 14 位元類比轉數位轉換器 (ADC) 的性能。此 EVM 包含 ADC32RF42 裝置，而且 LMK04828 與TI 電壓穩壓器會提供 JESD204B 時鐘計時功能，以提供必要的電壓。
ADC 各通道的輸入預設連接至變壓器輸入電路，可連接至 50Ω 單端訊號來源。時鐘參考輸入可透過變壓器輸入提供，並可連接至 50Ω 單端時鐘來源。板載 LMK04828 可用於產生必要的 JESD204B 時鐘。透過板載 USB 連線和 Windows® 版 GUI 提供配置暫存器的存取。FMC (...)
ADS58J64EVM — ADS58J64 評估模組
ADS58J64EVM 是用於評估德州儀器 ADS58J64 整合式接收器的評估板。ADS58J64 是一款具有緩衝類比輸入的低功率、14 位元、500-MSPS、四通道電信接收器。裝置支援 JESD204B 介面和高達 10Gbps 的資料速率。EVM 具有變壓器耦合類比和時鐘輸入，可支援單端訊號和時鐘來源，並適應廣泛的訊號頻率。類比輸入的變壓器背對背連接，以獲得更佳的振幅和相位比對性能。板載時鐘合成器/配電晶片 LMK04828 可用於為 ADC 和資料擷取板 (TSW14J56EVM) 的 JESD204B 介面提供超低抖動和相位雜訊裝置時鐘，以及比對的系統參考時鐘 (...)
DP149RSBEVM — DP149 3.4 Gbps DP++ 轉 HDMI 重定時器評估模組
DP149RSBEVM 是一塊 PCB，用於協助客戶評估 DP149 裝置於視訊應用中的表現。 此 EVM 還可以用作 RSB 封裝中 DP149 的實作硬體參考設計。 PCB 設計/佈局檔案可依需求提供，提供佈線或配置規則的 PCB 設計圖。
DP159RGZEVM — DP159RGZEVM 評估模組
DP159RSBEVM 是一塊 PCB，用於協助客戶評估 DP159 裝置於視訊應用中的表現。 此 EVM 配備適用於來源的 DP 連接及適用於接收器的 HDMI 連接。 J2 為標準 DP 連接器 (Molex 47272-0001)。 P2 為標準 HDMI 連接器 (Molex 4715-10001)。 電路板上有適用於 HDMI 來源的第三組視訊連接 (P1)，但 DP159RGZEVM 未安裝此功能。
DP159RSBEVM — DP159RSBEVM 評估模組
DP159RSBEVM 是一塊 PCB，用於協助客戶評估 DP159 裝置於視訊應用中的表現。 此 EVM 配備適用於來源的 DP 連接及適用於接收器的 HDMI 連接。 J2 為標準 DP 連接器 (Molex 47272-0001)。 P2 為標準 HDMI 連接器 (Molex 4715-10001)。 電路板上有適用於 HDMI 來源的第三組視訊連接 (P1)，但 DP159RSBEVM 未安裝此功能。
SN65DSI83Q1-EVM — MIPI® DSI 轉 LVDS 橋接和 FlatLink™ 積體電路評估模組
SN65DSI85EVM — SN65DSI85 雙通道 MIPI® DSI 轉 Dual-Link FlatLink™ LVDS 橋接評估模組
SN65DSI85Q1-EVM — 雙通道 MIPI®；DSI 轉 Dual-Link FlatLink™；LVDS 橋接評估模組
TDP158RSBEVM — 6 Gbps AC 耦合式 TMDS & HDMI™ 訊號調節器評估模組
TMDS171RGZEVM — 採用 RGZ 封裝的 TMDS171 3.4-Gbps TMDS 重定時器評估模組
TMDS171 EVM 是一塊 PCB，用於協助客戶評估 TMDS171 裝置於 HDMI 介面的視訊應用中的表現。 此 EVM 還可以用作 RGZ 封裝中 TMDS171 的實作硬體參考設計。 PCB 設計/佈局檔案可依需求提供，提供 TMDS171 或 DP159 RGZ 零組件佈線或配置規則的 PCB 設計圖。
TMDS181RGZEVM — 採用 RGZ 封裝的 TMDS181 6-Gbps TMDS 重定時器評估模組
TIDA-00069 — 說明如何將 Altera FPGA 介接至高速 LVDS 介面數據轉換器的 FPGA 韌體範例
This reference design and the associated example Verilog code can be used as a starting point for interfacing Altera FPGAs to Texas Instruments' high-speed LVDS-interface analog-to-digital converters (ADC) and digital-to-analog converters (DAC). The firmware implementation is explained and the (...)
TIDA-00684 — 高頻寬任意波形產生器參考設計：DC 或 AC 耦合，高壓輸出
TIDA-00814 — 射頻取樣 S 波段雷達接收器參考設計
TIDA-010057 — 超音波智慧探測器電源供應參考設計
TIDA-01016 — 訊號分析儀和無線測試器中射頻取樣 ADC 的時鐘參考設計
TIDA-01161 — 1 GHz 訊號頻寬射頻取樣接收器參考設計
此參考設計採用雙通道、14 位元解析度 ADC、取樣率高達 3GSPS 的 ADC32RF45。最大訊號頻寬由 ADC 取樣率除以二得出。在此參考設計中，訊號頻寬超過 1GHz。最大輸入頻率按照 ADC 和輸入變壓器輸入緩衝器的輸入頻寬設定。此參考設計可直接擷取高達 4GHz 的 RF 訊號，適用於所有重要電信頻帶和 S (...)
TIDA-01163 — 多波段射頻取樣接收器參考設計
此參考設計展示 ADC32RF80 雙通道、14 位元、3-GSPS RF 取樣電信接收器。此裝置每個通道包含兩個數位降頻轉換器 (DDC)。DDC 提供 8 到 32 的抽取值，並包含 16 位元數值控制。利用 ADC32RF80 的高取樣率，參考設計可擷取到大量 RF 頻譜，其中包含多頻帶的訊號和潛在的不良干擾。DDC (...)
TIDA-050001 — HDMI 2.0 ESD 保護參考設計
此參考設計展示兩種不同的方式，以保護 HDMI 2.0 驅動器與重定時器的 TMDS 線路，使其免受靜電放電 (ESD) 影響。HDMI 標準適用於從機上盒到筆記型電腦到電視的多項應用領域。由於這些連接埠始終是外部埠，因此容易受到 ESD 事件的影響。高速 HDMI 2.0 訊號代表驅動器無法在 IC 中整合良好的 ESD 防護，因此需要離散式 ESD 防護裝置。HDMI 驅動器通常也非常敏感，這表示 ESD 保護必須具有超低鉗位。此設計會檢查兩種設定的初始 HDMI 2.0 規範資料，每塊電路板上執行的 ESD 測試和測試後的最終 HDMI 2.0 規範資料。如需有關保護 HDMI (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGW) | 20 | Ultra Librarian |
| VQFN (RGR) | 20 | Ultra Librarian |
| TO-263 (KTW) | 7 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。