JAJSQN0 june 2023 CDCE6214Q1TM
PRODUCTION DATA
超低消費電力クロック・ジェネレータは、複数の LVCMOS 入力ピンで制御されます。
HW_SW_CTRL ピンは、EEPROM ページ選択として機能します。CDCE6214Q1TM クロック・ジェネレータには、2 ページの構成設定が含まれています。このピンのレベルは、デバイスの電源投入後にサンプリングされます。Low レベルでは、ページ 0 が選択されます。High レベルでは、ページ 1 が選択されます。HW_SW_CTRL ピンは 3 レベル入力ピンです。この 3 番目の電圧レベルは、内蔵の分圧器によって自動的に適用されます。中間レベルを使用して、シリアル・インターフェイスがイネーブルになっている内部デフォルトを選択します。
PDN/SYNCN (ピン8)、SCL (ピン 12)、および SDA (ピン 19) には二次機能があり、汎用入出力 (GPIO) として動作できます。つまり、シリアル・インターフェイスまたは GPIO 機能のいずれかをアクティブにできるということです。
PDN/SYNCN は、最初のパワーアップ・シーケンスで使用され、内部回路をリセットします。このピンは、同期入力として動作するように再構成できます。SYNCN が Low の間、差動出力はミュート状態に維持されます。SYNCN が High のとき、出力はアクティブです。
ピン番号 | 名称 | タイプ | 2 レベル入力 | 3 レベル入力 | 出力 | 終端 |
---|---|---|---|---|---|---|
23 | HW_SW_CTRL | 入力 | - | あり | - | PUPD |
20 | GPIO1 | 入力 / 出力 | あり | - | あり | - |
19 | GPIO2 | 入力 / 出力 | あり | - | あり | I2C モードでのオープン・ドレイン I/O、CMOS (入力) |
12 | GPIO3 | 入力 | あり | - | - | - |
11 | GPIO4 | 入力 / 出力 | あり | - | あり | - |
8 | PDN | 入力 | あり | - | - | PU (入力時) |
4 | REFSEL | 入力 | - | あり | - | PUPD |
略語 | タイプ | 説明 |
---|---|---|
FREQ_INC | 入力 | 周波数インクリメント。MASH 分子をインクリメントします |
FREQ_DEC | 入力 | 周波数デクリメント。MASH 分子をデクリメントします |
OE (グローバル) | 入力 | すべての差動出力 Y[4:1] をイネーブルまたはディスエーブルにします (バイパスは影響を受けません)。アクティブ Low。 |
SSC _EN | 入力 | SSC をイネーブルまたはディスエーブルにします。 |
OE1 | 入力 | OUT1 をイネーブルまたはディスエーブルにします。アクティブ Low。 |
OE2 | 入力 | OUT2 をイネーブルまたはディスエーブルにします。アクティブ Low。 |
OE3 | 入力 | OUT3 をイネーブルまたはディスエーブルにします。アクティブ Low。 |
OE4 | 入力 | OUT4 をイネーブルまたはディスエーブルにします。アクティブ Low。 |
PLL_LOCK | 出力 | PLL ロック・ステータス。0 = PLL はロック解除されています。1 = PLL がロックされていることを示します |