JAJSQN0 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 概要 (続き)
  7. 6 デバイスの比較
  8. 7 ピン構成および機能
  9. 8 仕様
    1. 8.1  絶対最大定格
    2. 8.2  ESD 定格
    3. 8.3  推奨動作条件
    4. 8.4  熱に関する情報
    5. 8.5  EEPROM の特性
    6. 8.6  リファレンス入力、シングルエンド特性
    7. 8.7  リファレンス入力、差動特性
    8. 8.8  リファレンス入力、水晶振動子モードの特性
    9. 8.9  汎用入力特性
    10. 8.10 トリプル・レベル入力特性
    11. 8.11 ロジック出力特性
    12. 8.12 フェーズ・ロック・ループ特性
    13. 8.13 閉ループ出力ジッタの特性
    14. 8.14 入力および出力絶縁
    15. 8.15 バッファ・モードの特性
    16. 8.16 PCIe スペクトラム拡散ジェネレータ
    17. 8.17 LVCMOS 出力特性
    18. 8.18 LP-HCSL 出力特性
    19. 8.19 LVDS 出力特性
    20. 8.20 出力同期特性
    21. 8.21 パワーオン・リセット特性
    22. 8.22 I2C 互換シリアル・インターフェイスの特性
    23. 8.23 タイミング要件、I2C 互換シリアル・インターフェイス
    24. 8.24 電源特性
    25. 8.25 代表的特性
  10. 9 パラメータ測定情報
    1. 9.1 リファレンス入力
    2. 9.2 出力
    3. 9.3 シリアル・インターフェイス
    4. 9.4 PSNR テスト
    5. 9.5 クロックのインターフェイスと終端
      1. 9.5.1 リファレンス入力
      2. 9.5.2 出力
  11. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
      1. 10.3.1 リファレンス・ブロック
        1. 10.3.1.1 ゼロ遅延モード、内部パスおよび外部パス
      2. 10.3.2 フェーズ・ロック・ループ (PLL)
        1. 10.3.2.1 PLL 構成および分周器の設定
        2. 10.3.2.2 スペクトラム拡散クロック
        3. 10.3.2.3 デジタル制御発振器と周波数インクリメントまたはデクリメント - シリアル・インターフェイス・モードと GPIO モード
      3. 10.3.3 クロック分配
        1. 10.3.3.1 グリッチレス動作
        2. 10.3.3.2 分周器の同期
        3. 10.3.3.3 グローバルおよび個別の出力イネーブル
      4. 10.3.4 電源とパワー・マネージメント
      5. 10.3.5 コントロールピン
    4. 10.4 デバイスの機能モード
      1. 10.4.1 動作モード
        1. 10.4.1.1 フォールバック・モード
        2. 10.4.1.2 ピン・モード
        3. 10.4.1.3 シリアル・インターフェイス・モード
    5. 10.5 プログラミング
      1. 10.5.1 I2C シリアル・インターフェイス
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 巡回冗長検査
        2. 10.5.2.2 推奨プログラミング手順
        3. 10.5.2.3 EEPROM アクセス
          1. 10.5.2.3.1 レジスタのコミット・フロー
          2. 10.5.2.3.2 ダイレクト・アクセス・フロー
        4. 10.5.2.4 レジスタ・ビットから EEPROM へのマッピング
  12. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 設計要件
      2. 11.2.2 詳細な設計手順
      3. 11.2.3 アプリケーション曲線
    3. 11.3 電源に関する推奨事項
      1. 11.3.1 パワーアップ・シーケンス
      2. 11.3.2 デカップリング
    4. 11.4 レイアウト
      1. 11.4.1 レイアウトのガイドライン
      2. 11.4.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
      2. 12.1.2 デバイス命名規則
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7 ピン構成および機能

GUID-F354ACFC-9ACF-4E6D-BB35-FC7236D70179-low.svg図 7-1 RGE パッケージ24 ピン VQFN上面図
表 7-1 ピンの機能
ピン I/O(1) 説明
名称 番号
電源
DAP — G ダイ取り付けパッド。DAP は、電気的接続であり、放熱経路を提供します。デバイスの適切な電気的性能および放熱性能を得るために、DAP を PCB のグランド・プレーンに接続する必要があります。
VDD_REF 3 P リファレンス入力およびデジタル用の 1.8V、2.5V、または 3.3V 電源。
VDD_VCO 24 P PLL/VCO 用の 1.8V、2.5V、または 3.3V 電源。
VDDO_12 16 P OUT1 および OUT2 チャネル用の 1.8V、2.5V、または 3.3V 電源
VDDO_34 15 P OUT0、OUT3、および OUT4 チャネル用の 1.8V、2.5V、または 3.3V 電源
入力ブロック
HW_SW_CTRL 23 I、RPUPD EEPROM ページの手動選択ピン (トライステート)。弱いプルアップ / プルダウン。RPU = 50kΩ。RPD = 50kΩ。
PRIREF_P 5 I プライマリ基準クロック。差動入力またはシングルエンド入力を受け入れます。差動モードでは、入力ピンに AC 結合コンデンサと内部バイアスが必要です。LVCMOS の場合、入力は PRIREF_P に供給し、非駆動入力ピンはグランドにプルダウンする必要があります。シングルエンド・モードでは、差動モードの場合の内部バイアスはディスエーブルになります。
PRIREF_N 6 I
REFSEL 4 I、RPUPD リファレンス入力の手動選択ピン (トライステート)。弱いプルアップ / プルダウン。RPU = 50kΩ。RPD = 50kΩ。
SECREF_P 1 I セカンダリ基準クロック。差動入力、シングルエンド入力、または XTAL を受け入れます。差動モードでは、入力ピンに AC 結合コンデンサと内部バイアスが必要です。XTAL 入力の場合、SECREF_P ピンと SECREF_N ピンの間に水晶振動子を接続します。SECREF_P は XOUT で、SECREF_N は XIN です。このデバイスでは、XOUT に電力制限抵抗は必要ありません。LVCMOS 入力の場合、入力は SECREF_P に供給し、非駆動入力ピンはグランドにプルダウンする必要があります。シングルエンド・モードおよび XTAL モードでは、差動モードの場合の内部バイアスはディスエーブルになります。
SECREF_N 2 I
出力ブロック
OUT0 7 O LVCMOS 出力 0。リファレンス入力は、この出力にバイパスできます。すべての LVCMOS 出力で出力スルーレートを構成可能です。
OUT1_P 22 O 疑似 LVDS/LP-HCSL/LVCMOS 出力ペア 1。疑似 LVDS/LP-HCSL または 2x LVCMOS 出力付きプログラマブル・ドライバ。
OUT1_N 21 O
OUT2_P 18 O 疑似 LVDS/LP-HCSL 出力ペア 2。疑似 LVDS/LP-HCSL 出力付きプログラマブル・ドライバ。
OUT2_N 17 O
OUT3_P 14 O 疑似 LVDS/LP-HCSL 出力ペア 3。疑似 LVDS/LP-HCSL 出力付きプログラマブル・ドライバ。
OUT3_N 13 O
OUT4_P 10 O 疑似 LVDS/LP-HCSL/LVCMOS 出力ペア 4。疑似 LVDS/LP-HCSL または 2x LVCMOS 出力付きプログラマブル・ドライバ。
OUT4_N 9 O
デジタル制御 / インターフェイス
GPIO1 20 I/O ステータス出力または GPIO1 入力。
GPIO4 11 I/O ステータス出力または GPIO4 入力。
PDN 8 I、RPU デバイスのパワーダウン / RESET (アクティブ Low) または SYNCN。弱いプルアップ抵抗RPU = 50kΩ。出力モードでは、プルアップ抵抗がディスエーブルになります。
SDA/GPIO2 19 I/O I2C シリアル・データ (双方向、オープン・ドレイン) または GPIO2 入力。I2C モードでは、VDD_REF への外部プルアップ抵抗が必要です。I2C アドレスは、オンチップ EEPROM から初期化されます。フェイルセーフ入力。
SCL/GPIO3 12 I I2C シリアル・クロックまたは GPIO3 入力。I2C モードでは、VDD_REF への外部プルアップ抵抗が必要です。フェイルセーフ入力。
(1) 種類：
  • G = グランド
  • P = 電源
  • I = 入力
  • I/O = 入出力
  • O = 出力
  • I、RPUPD = 入力、抵抗性プルアップおよびプルダウン付き
  • I、RPU = 入力、抵抗性プルアップ付き
  • I/O、RPU =入出力、抵抗性プルアップ付き