JAJSQN0 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 概要 (続き)
  7. 6 デバイスの比較
  8. 7 ピン構成および機能
  9. 8 仕様
    1. 8.1  絶対最大定格
    2. 8.2  ESD 定格
    3. 8.3  推奨動作条件
    4. 8.4  熱に関する情報
    5. 8.5  EEPROM の特性
    6. 8.6  リファレンス入力、シングルエンド特性
    7. 8.7  リファレンス入力、差動特性
    8. 8.8  リファレンス入力、水晶振動子モードの特性
    9. 8.9  汎用入力特性
    10. 8.10 トリプル・レベル入力特性
    11. 8.11 ロジック出力特性
    12. 8.12 フェーズ・ロック・ループ特性
    13. 8.13 閉ループ出力ジッタの特性
    14. 8.14 入力および出力絶縁
    15. 8.15 バッファ・モードの特性
    16. 8.16 PCIe スペクトラム拡散ジェネレータ
    17. 8.17 LVCMOS 出力特性
    18. 8.18 LP-HCSL 出力特性
    19. 8.19 LVDS 出力特性
    20. 8.20 出力同期特性
    21. 8.21 パワーオン・リセット特性
    22. 8.22 I2C 互換シリアル・インターフェイスの特性
    23. 8.23 タイミング要件、I2C 互換シリアル・インターフェイス
    24. 8.24 電源特性
    25. 8.25 代表的特性
  10. 9 パラメータ測定情報
    1. 9.1 リファレンス入力
    2. 9.2 出力
    3. 9.3 シリアル・インターフェイス
    4. 9.4 PSNR テスト
    5. 9.5 クロックのインターフェイスと終端
      1. 9.5.1 リファレンス入力
      2. 9.5.2 出力
  11. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
      1. 10.3.1 リファレンス・ブロック
        1. 10.3.1.1 ゼロ遅延モード、内部パスおよび外部パス
      2. 10.3.2 フェーズ・ロック・ループ (PLL)
        1. 10.3.2.1 PLL 構成および分周器の設定
        2. 10.3.2.2 スペクトラム拡散クロック
        3. 10.3.2.3 デジタル制御発振器と周波数インクリメントまたはデクリメント - シリアル・インターフェイス・モードと GPIO モード
      3. 10.3.3 クロック分配
        1. 10.3.3.1 グリッチレス動作
        2. 10.3.3.2 分周器の同期
        3. 10.3.3.3 グローバルおよび個別の出力イネーブル
      4. 10.3.4 電源とパワー・マネージメント
      5. 10.3.5 コントロールピン
    4. 10.4 デバイスの機能モード
      1. 10.4.1 動作モード
        1. 10.4.1.1 フォールバック・モード
        2. 10.4.1.2 ピン・モード
        3. 10.4.1.3 シリアル・インターフェイス・モード
    5. 10.5 プログラミング
      1. 10.5.1 I2C シリアル・インターフェイス
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 巡回冗長検査
        2. 10.5.2.2 推奨プログラミング手順
        3. 10.5.2.3 EEPROM アクセス
          1. 10.5.2.3.1 レジスタのコミット・フロー
          2. 10.5.2.3.2 ダイレクト・アクセス・フロー
        4. 10.5.2.4 レジスタ・ビットから EEPROM へのマッピング
  12. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 設計要件
      2. 11.2.2 詳細な設計手順
      3. 11.2.3 アプリケーション曲線
    3. 11.3 電源に関する推奨事項
      1. 11.3.1 パワーアップ・シーケンス
      2. 11.3.2 デカップリング
    4. 11.4 レイアウト
      1. 11.4.1 レイアウトのガイドライン
      2. 11.4.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
      2. 12.1.2 デバイス命名規則
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

10.3.3 クロック分配

VCO 出力は、オンチップ・クロック分配の供給源である個別構成可能な 2 つのプリスケーラ分周器、PSA と PSB に接続されます。PSA と PSB は、/4、/5、または /6 の分周値として互いに独立して構成できます。

クロック分配は、4 つの出力チャネルで構成されています。各出力チャネルには、グリッチレス・スイッチングおよび同期機能を備えた整数分周器 (IOD) が内蔵されています。

IOD は、PSA、PSB、または基準クロックのいずれかをソースにすることができます。IOD をバイパスすると、出力で基準クロックを供給できます。

OUT0、OUT1、OUT2、OUT3、OUT4 の 5 つの出力チャネルがあります。

OUT0 はスルーレート制御可能な LVCMOS 出力です。基準クロックか PFD クロックのいずれかを、クロック分配ネットワーク経由でこの出力に配線できます。

OUT1 と OUT4 は同一の出力チャネルです。このチャネルの出力バッファは、LVCMOS、LP-HCSL、疑似 LVDS など、さまざまな信号規格と互換性があります。

OUT2 と OUT3 は同一の出力チャネルです。このチャネルの出力バッファは、LP-HCSL や 疑似 LVDS など、さまざまな信号規格と互換性があります。

  • LP-HCSL 出力バッファは、GND への終端抵抗なしでレシーバに直接接続できます。LP-HCSL の出力インピーダンスは、50Ω ± 10% にトリミングされます。直列抵抗を使用して、トレースのインピーダンスに適応できます。
  • 疑似 LVDS では、正と負の極性の出力ピンの間に差動終端を接続する必要があります。終端は、直接接続することも、AC 結合コンデンサを経由することもできます。50Ω のシステムには、100Ω の差動終端が適切です。
  • LVCMOS 出力は、容量性負荷専用として設計されています。正および負の出力ピンの極性は、個別に構成できます。
差動バッファは、最大 328.125MHz の広範囲の出力周波数をサポートします。LVCMOS は最大 200MHz をサポートします。

表 10-9 入力基準クロック、PFD クロック、または PLL クロックから出力までの構成(1)
レジスタ・ビット・アドレスレジスタ・ビット・フィールド名説明
R25[10]IP_BYP_OUT0_ENOUT0 に対する基準クロックまたは PFD クロックをイネーブルにします
R25[9]REF_CH_MUXPFD クロックまたは入力基準クロックを選択します
R25[14:11]IP_REF_TO_OUT4_EN、IP_REF_TO_OUT3_EN、IP_REF_TO_OUT2_EN、IP_REF_TO_OUT1_ENOUT1～OUT4 への基準クロックを選択します
R56[15:14]CH1_MUXOUT1 のクロック選択 MUX 制御
R62[15:14]CH2_MUXOUT2 のクロック選択 MUX 制御
R67[15:14]CH3_MUXOUT3 のクロック選択 MUX 制御
R72[15:14]CH4_MUXOUT4 のクロック選択 MUX 制御
(1) クロストーク低減のため、クロックを使用していないときはすべてディスエーブルにすることを推奨します
表 10-10 クロック分配ネットワークの構成
レジスタ・ビット・アドレスレジスタ・ビット・フィールド名説明
R47[6:5]PLL_PSBプログラマブル・プリスケーラ分周器 PSB
R47[4:3]PLL_PSAプログラマブル・プリスケーラ分周器 PSA
R56[13:0]CH1_DIVOUT1 整数分周器の値
R62[13:0]CH2_DIVOUT2 整数分周器の値
R67[13:0]CH3_DIVOUT3 整数分周器の値
R72[13:0]CH4_DIVOUT4 整数分周器の値
表 10-11 LVCMOS 出力バッファの構成(1)(2)
レジスタ・ビット・アドレスレジスタ・ビット・フィールド名説明
R78[12]CH0_ENOUT0 LVCMOS バッファをイネーブルにします
R79[3:0]CH0_CMOS_SLEW_RATE_CTRLOUT0 LVCMOS バッファの出力スルーレートを制御します
R59[14]、R75[14]CH1_CMOSN_EN、CH4_CMOSP_ENOUT1N/OUT4P LVCMOS バッファをイネーブルにします
R59[13]、R75[13]CH1_CMOSP_EN、CH4_CMOSN_ENOUT1P/OUT4N LVCMOS バッファをイネーブルにします
R59[12]、R75[12]CH1_CMOSN_POL、CH4_CMOSP_POLOUT1N/OUT4P LVCMOS バッファの出力極性を設定します
R59[11]、R75[11]CH1_CMOSP_POL、CH4_CMOSN_POLOUT1P/OUT4N LVCMOS バッファの出力極性を設定します
R60[3:0]、R76[3:0]CH1_CMOS_SLEW_RATE_CTRL、CH4_CMOS_SLEW_RATE_CTRLOUT1/OUT4 LVCMOS バッファの出力スルーレートを制御します
(1) 複数の出力バッファを同時にイネーブルにすることはできません
(2) VDDO レベルに基づき、ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet を適宜設定する必要があります。1.8V に設定する場合は、safety_1p8v_mode を設定する必要があります。
表 10-12 LP-HCSL 出力バッファの構成(1)(2)(3)
レジスタ・ビット・アドレスレジスタ・ビット・フィールド名説明
R57[14]、R63[13]、R68[13]、R73[13]CH1_HCSL_EN、CH2_HCSL_EN、CH3_HCSL_EN、CH4_HCSL_ENOUT1/OUT2/OUT3/OUT4 で LP-HCSL バッファをイネーブルにします
(1) 複数の出力バッファを同時にイネーブルにすることはできません
(2) 外部終端は不要です。電圧モード・ドライバ。
(3) VDDO レベルに基づき、ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet を適宜設定する必要があります。1.8V に設定する場合は、safety_1p8v_mode を設定する必要があります。
表 10-13 疑似 LVDS 出力バッファの構成(1)(2)(3)
レジスタ・ビット・アドレスレジスタ・ビット・フィールド名説明
R59[15]、R65[11]、R70[11]、R75[15]CH1_LVDS_EN、CH2_LVDS_EN、CH3_LVDS_EN、CH4_LVDS_ENOUT1/OUT2/OUT3/OUT4 で疑似 LVDS バッファをイネーブルにします
R60[15:12]、R66[3:0]、R71[3:0]、R76[9:6]CH1_DIFFBUF_IBIAS_TRIM、CH2_DIFFBUF_IBIAS_TRIM、CH3_DIFFBUF_IBIAS_TRIM、CH4_DIFFBUF_IBIAS_TRIMOUT1/OUT2/OUT3/OUT4 の出力スイングと出力同相モードを設定します
R60[11:10]、R66[5:4]、R71[5:4]、R76[5:4]CH1_LVDS_CMTRIM_INC、CH2_LVDS_CMTRIM_INC、CH3_LVDS_CMTRIM_INC、CH4_LVDS_CMTRIM_INCOUT1/OUT2/OUT3/OUT4 の出力同相モードを引き上げます。2.5V/3.3V モードのみ。
R60[5:4]、R65[14:13]、R71[10:9]、R77[1:0]CH1_LVDS_CMTRIM_DEC、CH2_LVDS_CMTRIM_DEC、CH3_LVDS_CMTRIM_DEC、CH4_LVDS_CMTRIM_DECOUT1/OUT2/OUT3/OUT4 の出力同相モードを引き下げます。2.5V または 3.3V モードの場合のみ。
(1) 複数の出力バッファを同時にイネーブルにすることはできません。
(2) DC 結合モードでは、100Ω の差動終端が必要です。AC 結合モードでは、50Ω のシングルエンド終端または 100Ω の差動終端が必要です
(3) VDDO レベルに基づき、ch1_1p8vdet、ch2_1p8vdet、ch3_1p8vdet、ch4_1p8vdet を適宜設定する必要があります。1.8V に設定する場合は、safety_1p8v_mode を設定する必要があります。