JAJSQN0 june   2023 CDCE6214Q1TM

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 概要 (続き)
  7. 6 デバイスの比較
  8. 7 ピン構成および機能
  9. 8 仕様
    1. 8.1  絶対最大定格
    2. 8.2  ESD 定格
    3. 8.3  推奨動作条件
    4. 8.4  熱に関する情報
    5. 8.5  EEPROM の特性
    6. 8.6  リファレンス入力、シングルエンド特性
    7. 8.7  リファレンス入力、差動特性
    8. 8.8  リファレンス入力、水晶振動子モードの特性
    9. 8.9  汎用入力特性
    10. 8.10 トリプル・レベル入力特性
    11. 8.11 ロジック出力特性
    12. 8.12 フェーズ・ロック・ループ特性
    13. 8.13 閉ループ出力ジッタの特性
    14. 8.14 入力および出力絶縁
    15. 8.15 バッファ・モードの特性
    16. 8.16 PCIe スペクトラム拡散ジェネレータ
    17. 8.17 LVCMOS 出力特性
    18. 8.18 LP-HCSL 出力特性
    19. 8.19 LVDS 出力特性
    20. 8.20 出力同期特性
    21. 8.21 パワーオン・リセット特性
    22. 8.22 I2C 互換シリアル・インターフェイスの特性
    23. 8.23 タイミング要件、I2C 互換シリアル・インターフェイス
    24. 8.24 電源特性
    25. 8.25 代表的特性
  10. 9 パラメータ測定情報
    1. 9.1 リファレンス入力
    2. 9.2 出力
    3. 9.3 シリアル・インターフェイス
    4. 9.4 PSNR テスト
    5. 9.5 クロックのインターフェイスと終端
      1. 9.5.1 リファレンス入力
      2. 9.5.2 出力
  11. 10詳細説明
    1. 10.1 概要
    2. 10.2 機能ブロック図
    3. 10.3 機能説明
      1. 10.3.1 リファレンス・ブロック
        1. 10.3.1.1 ゼロ遅延モード、内部パスおよび外部パス
      2. 10.3.2 フェーズ・ロック・ループ (PLL)
        1. 10.3.2.1 PLL 構成および分周器の設定
        2. 10.3.2.2 スペクトラム拡散クロック
        3. 10.3.2.3 デジタル制御発振器と周波数インクリメントまたはデクリメント - シリアル・インターフェイス・モードと GPIO モード
      3. 10.3.3 クロック分配
        1. 10.3.3.1 グリッチレス動作
        2. 10.3.3.2 分周器の同期
        3. 10.3.3.3 グローバルおよび個別の出力イネーブル
      4. 10.3.4 電源とパワー・マネージメント
      5. 10.3.5 コントロールピン
    4. 10.4 デバイスの機能モード
      1. 10.4.1 動作モード
        1. 10.4.1.1 フォールバック・モード
        2. 10.4.1.2 ピン・モード
        3. 10.4.1.3 シリアル・インターフェイス・モード
    5. 10.5 プログラミング
      1. 10.5.1 I2C シリアル・インターフェイス
      2. 10.5.2 EEPROM
        1. 10.5.2.1 EEPROM - 巡回冗長検査
        2. 10.5.2.2 推奨プログラミング手順
        3. 10.5.2.3 EEPROM アクセス
          1. 10.5.2.3.1 レジスタのコミット・フロー
          2. 10.5.2.3.2 ダイレクト・アクセス・フロー
        4. 10.5.2.4 レジスタ・ビットから EEPROM へのマッピング
  12. 11アプリケーションと実装
    1. 11.1 アプリケーション情報
    2. 11.2 代表的なアプリケーション
      1. 11.2.1 設計要件
      2. 11.2.2 詳細な設計手順
      3. 11.2.3 アプリケーション曲線
    3. 11.3 電源に関する推奨事項
      1. 11.3.1 パワーアップ・シーケンス
      2. 11.3.2 デカップリング
    4. 11.4 レイアウト
      1. 11.4.1 レイアウトのガイドライン
      2. 11.4.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイスのサポート
      1. 12.1.1 開発サポート
      2. 12.1.2 デバイス命名規則
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 用語集
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

10.5.1 I2C シリアル・インターフェイス

CDCE6214Q1TM 超低消費電力クロック・ジェネレータは、レジスタおよび EEPROM アクセス用の I2C 互換シリアル・インターフェイスを備えています。このデバイスは、100kHz のスタンダード・モード I2C、および 400kHz クロック周波数のファースト・モード I2C と互換性があります。

  1. フォールバック・モードでは、I2C ターゲット・アドレス = 67h です。
  2. その他のモードでは、インターフェイスが使用可能なとき、I2C ターゲット・アドレス = 68h です。デフォルトでは、インターフェイスは使用できません。
  3. デバイスの LSB ビットは、EEPROM でプログラムできます。たとえば、EEPROM のページ 0 で I2C_A0 が H にプログラムされている場合、HW_SW_CTRL = 0 に設定すると、I2C アドレスは 69h に設定されます。
  4. EEPROM 内蔵の 2 つのデバイスとフォールバック・モードの 1 つのデバイスを、同じ I2C バス上のアドレス 67h、68h、69h のアドレスで使用できます。
表 10-19 I2C 互換シリアル・インターフェイス、ターゲット・アドレス・バイト(1)(2)
76543210
ターゲット・アドレス [6:0]R/W# ビット
(1) ターゲット・アドレスは、2 つのセクションで構成されています。ハードワイヤード MSB A[6:1] とソフトウェアで選択可能な LSB A[0]。
(2) R/W# ビットは、読み取り (1) または書き込み (0) 転送を示します。
表 10-20 I2C 互換シリアル・インターフェイス、プログラマブル・ターゲット・アドレス(1)(2)
A6A5A4A3A2A1A0HW_SW_SEL説明
1100111MIDフォールバック・モード
110100I2C_A0LOWEEPROM のページ 0
110100I2C_A0HighEEPROM のページ 1
(1) EEPROM のページ 0 では、シリアル・インターフェイスは使用できません。デバイスはピン・モードで構成されています。
(2) EEPROM のページ 1 では、シリアル・インターフェイスは使用できません。デバイスはピン・モードで構成されています。

シリアル・インターフェイスは、図 10-10 に示すように、次のプロトコルを使用します。ターゲット・アドレスの後ろに、ワード幅のレジスタ・オフセットとワード幅のレジスタ値が続いています。


GUID-20230605-SS0I-GMKL-RW4X-ZZP03FVTLFSR-low.svg
図 10-10 I2C 互換シリアル・インターフェイス、サポートされるプロトコル