JAJSWL2 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 IMD の測定
    12. 6.12 SFDR の測定
    13. 6.13 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力 (AINP、AINN)
        1. 7.3.1.1 入力レンジ
      2. 7.3.2 リファレンス電圧 (REFP、REFN)
        1. 7.3.2.1 リファレンス電圧の範囲
      3. 7.3.3 クロック動作
        1. 7.3.3.1 クロック分周比
        2. 7.3.3.2 内部発振器
        3. 7.3.3.3 外部クロック
      4. 7.3.4 パワーオン リセット (POR)
      5. 7.3.5 VCM の出力電圧
      6. 7.3.6 GPIO
      7. 7.3.7 変調器
      8. 7.3.8 デジタル フィルタ
        1. 7.3.8.1 広帯域フィルタ
        2. 7.3.8.2 低レイテンシ フィルタ (sinc)
          1. 7.3.8.2.1 Sinc4 フィルタ
          2. 7.3.8.2.2 Sinc4 + Sinc1 カスケード フィルタ
          3. 7.3.8.2.3 Sinc3 フィルタ
          4. 7.3.8.2.4 Sinc3 + Sinc1 フィルタ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 リセット
        1. 7.4.1.1 RESET ピン
        2. 7.4.1.2 SPI レジスタによるリセット
        3. 7.4.1.3 SPI の入力パターンによるリセット
      2. 7.4.2 IDLE モードとスタンバイ モード
      3. 7.4.3 パワーダウン
      4. 7.4.4 速度モード
      5. 7.4.5 同期
        1. 7.4.5.1 同期制御モード
        2. 7.4.5.2 スタート / ストップ制御モード
      6. 7.4.6 変換開始の遅延時間
      7. 7.4.7 較正
        1. 7.4.7.1 オフセット較正レジスタ
        2. 7.4.7.2 ゲイン較正レジスタ
        3. 7.4.7.3 較正手順
      8. 7.4.8 診断
        1. 7.4.8.1 ERROR ピンと ERR_FLAG ビット
        2. 7.4.8.2 SPI の CRC
        3. 7.4.8.3 レジスタ マップの CRC
        4. 7.4.8.4 ADC 誤差
        5. 7.4.8.5 SPI アドレス範囲
        6. 7.4.8.6 SCLK カウンタ
        7. 7.4.8.7 クロック カウンタ
        8. 7.4.8.8 フレーム同期 CRC
        9. 7.4.8.9 セルフ テスト
      9. 7.4.9 フレーム同期データ ポート
        1. 7.4.9.1  データ パケット
        2. 7.4.9.2  データ形式
        3. 7.4.9.3  STATUS_DP ヘッダー バイト
        4. 7.4.9.4  FSYNC ピン
        5. 7.4.9.5  DCLK ピン
        6. 7.4.9.6  DOUTx ピン
        7. 7.4.9.7  DINx ピン
        8. 7.4.9.8  時分割多重化
        9. 7.4.9.9  デイジー チェーン
        10. 7.4.9.10 DOUTx のタイミング
    5. 7.5 プログラミング
      1. 7.5.1 ハードウェア プログラミング
      2. 7.5.2 SPI のプログラミング
        1. 7.5.2.1 チップ セレクト (CS)
        2. 7.5.2.2 シリアル クロック (SCLK)
        3. 7.5.2.3 シリアル データ入力 (SDI)
        4. 7.5.2.4 シリアル データ出力 (SDO)
      3. 7.5.3 SPI フレーム
      4. 7.5.4 コマンド
        1. 7.5.4.1 レジスタ書き込みコマンド
        2. 7.5.4.2 レジスタ読み取りコマンド
      5. 7.5.5 SPI デイジー チェーン
  9. 8 レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 入力ドライバ
      2. 9.1.2 アンチエイリアス フィルタ
      3. 9.1.3 基準電圧
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 AVDD1 と AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA および CAPD
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.1 概要

ADS117L14 および ADS117L18 は、4 チャネルおよび 8 チャネル、16 ビット、同時サンプリング、デルタ シグマ (ΔΣ) アナログ - デジタル コンバータ (ADC) です。これらのデバイスは、DC 精度、AC 分解能、広い信号帯域幅を兼ね備え、同期マルチチャネル データ収集システムを実現します。これらの ADC は、低消費電力で広い信号帯域幅に合わせて最適化済みです。

機能ブロック図に、デバイスの機能を示します。このデバイスは 4 つまたは 8 つの独立したデルタシグマ ADC で構成されており、フレーム同期データ ポート経由でデータが読み取られます。各 ADC にはプログラム可能なデジタル フィルタがあり、広帯域フィルタ モードで最大 512kSPS、低レイテンシ フィルタ モードで最大 1365.3kSPS のサンプル レートを実現します。選択可能な 4 つの電力スケーラブルな速度モードにより、信号帯域幅、SNR、および電力消費を最適化できます。

各 ADC チャネルの信号および基準電圧入力プリチャージ バッファは、アナログ入力電流とサンプリング ノイズを低減し、低帯域幅の信号ドライバを使用できます。VCM 出力は、外部バッファおよびゲイン ステージの共通モード電圧を駆動するために使用されるバッファリングされた中間電源電圧です。

マルチビットΔΣ変調器は、差動リファレンス電圧 VREF = (VREFP - VREFN) に対して差動入力信号 VIN = (VAINP - VAINN) を測定します。この変調器は、低分解能の高周波データを生成します。変調器のノイズ成形により、低分解能データの量子化ノイズが帯域外周波数範囲にシフトされ、デジタル フィルタによってノイズが除去されます。パスバンド内に残っているノイズは、低レベルの熱ノイズです。デジタル フィルタは変調器のデータに対して間引きとフィルタ処理を行い、最終的な出力データを提供します。

デジタル フィルタには、低レイテンシフィルタ (通常 DC 信号測定に使用) と広帯域フィルタ (通常 AC 信号測定に使用) の 2 つのフィルタ モードがあります。低レイテンシ フィルタは、可変次の sinc フィルタで、sinc4、sinc4 + sinc1、sinc3、sinc3 + sinc1 のフィルタ オプションがあります。このフィルタにより、ノイズ性能、変換レイテンシ、信号帯域幅の間で最適化が可能になります。広帯域フィルタは、多段の線形位相有限インパルス応答 (FIR) フィルタです。このフィルタは、低いパスバンド リップル、狭い遷移帯域、高いストップバンド減衰を備えた優れた周波数応答特性を提供します。本デバイスは、チャネル間で 2 の消費電力に関連するデータ レートを処理できます。

MODE ピンは、ハードウェア ピンの設定、または SPI シリアル インターフェイスにより、デバイス構成方法を選択します。

フレーム同期データ ポートは、4 つまたは 8 つのデータ レーンまたは時分割多重 (TDM) フォーマットを使って変換データを提供し、データ レーンを 2 つまたは 1 つに減らします。DOUTx ピンをチェーン化されたデバイスの DINx ピンに配線して、複数のデバイスをデイジー チェーン接続します。

このデバイスは、同期アプリケーション用の外部クロック動作と、スタンドアロン アプリケーション用の内部発振器動作をサポートします。START ピンを使うと、ADC チャネルを同時に同期できます。RESET ピンは ADC をリセットします。

フレーム同期ポートおよび SPI 構成ポートに対しては、巡回冗長性検査 (CRC) エラー検出を利用できます。レジスタ マップの CRC はバックグラウンドで動作し、デバイスに初期値がアップロードされた後、レジスタ値の意図しない変更を検出します。ADC エラーが検出されると、オープン ドレインの ERROR 出力ピンが low にアサートされます。

8 つの汎用入出力 (GPIO) ピンが利用可能です。2 つの GPIO はスタンドアロン ピンであり、残りの 6 つの GPIO ピンは、フレーム同期 DINx および DOUTx ピンと多重化されます。

AVDD1 電源電圧は、プリチャージ バッファと入力サンプリング スイッチに電力を供給します。AVDD2 は、内部電圧レギュレータを介して変調器に電力を供給します。IOVDD 電源電圧はデジタル I/O 電圧で、2 つ目の電圧レギュレータを使用して、デジタル コアにも電力を供給します。内部レギュレータにより、全体の消費電力が削減され、さまざまな電源状況においてデバイス性能の一貫したレベルが維持されます。