JAJSWL2 May   2025 ADS117L14 , ADS117L18

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 IMD の測定
    12. 6.12 SFDR の測定
    13. 6.13 ノイズ性能
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アナログ入力 (AINP、AINN)
        1. 7.3.1.1 入力レンジ
      2. 7.3.2 リファレンス電圧 (REFP、REFN)
        1. 7.3.2.1 リファレンス電圧の範囲
      3. 7.3.3 クロック動作
        1. 7.3.3.1 クロック分周比
        2. 7.3.3.2 内部発振器
        3. 7.3.3.3 外部クロック
      4. 7.3.4 パワーオン リセット (POR)
      5. 7.3.5 VCM の出力電圧
      6. 7.3.6 GPIO
      7. 7.3.7 変調器
      8. 7.3.8 デジタル フィルタ
        1. 7.3.8.1 広帯域フィルタ
        2. 7.3.8.2 低レイテンシ フィルタ (sinc)
          1. 7.3.8.2.1 Sinc4 フィルタ
          2. 7.3.8.2.2 Sinc4 + Sinc1 カスケード フィルタ
          3. 7.3.8.2.3 Sinc3 フィルタ
          4. 7.3.8.2.4 Sinc3 + Sinc1 フィルタ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 リセット
        1. 7.4.1.1 RESET ピン
        2. 7.4.1.2 SPI レジスタによるリセット
        3. 7.4.1.3 SPI の入力パターンによるリセット
      2. 7.4.2 IDLE モードとスタンバイ モード
      3. 7.4.3 パワーダウン
      4. 7.4.4 速度モード
      5. 7.4.5 同期
        1. 7.4.5.1 同期制御モード
        2. 7.4.5.2 スタート / ストップ制御モード
      6. 7.4.6 変換開始の遅延時間
      7. 7.4.7 較正
        1. 7.4.7.1 オフセット較正レジスタ
        2. 7.4.7.2 ゲイン較正レジスタ
        3. 7.4.7.3 較正手順
      8. 7.4.8 診断
        1. 7.4.8.1 ERROR ピンと ERR_FLAG ビット
        2. 7.4.8.2 SPI の CRC
        3. 7.4.8.3 レジスタ マップの CRC
        4. 7.4.8.4 ADC 誤差
        5. 7.4.8.5 SPI アドレス範囲
        6. 7.4.8.6 SCLK カウンタ
        7. 7.4.8.7 クロック カウンタ
        8. 7.4.8.8 フレーム同期 CRC
        9. 7.4.8.9 セルフ テスト
      9. 7.4.9 フレーム同期データ ポート
        1. 7.4.9.1  データ パケット
        2. 7.4.9.2  データ形式
        3. 7.4.9.3  STATUS_DP ヘッダー バイト
        4. 7.4.9.4  FSYNC ピン
        5. 7.4.9.5  DCLK ピン
        6. 7.4.9.6  DOUTx ピン
        7. 7.4.9.7  DINx ピン
        8. 7.4.9.8  時分割多重化
        9. 7.4.9.9  デイジー チェーン
        10. 7.4.9.10 DOUTx のタイミング
    5. 7.5 プログラミング
      1. 7.5.1 ハードウェア プログラミング
      2. 7.5.2 SPI のプログラミング
        1. 7.5.2.1 チップ セレクト (CS)
        2. 7.5.2.2 シリアル クロック (SCLK)
        3. 7.5.2.3 シリアル データ入力 (SDI)
        4. 7.5.2.4 シリアル データ出力 (SDO)
      3. 7.5.3 SPI フレーム
      4. 7.5.4 コマンド
        1. 7.5.4.1 レジスタ書き込みコマンド
        2. 7.5.4.2 レジスタ読み取りコマンド
      5. 7.5.5 SPI デイジー チェーン
  9. 8 レジスタ マップ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 入力ドライバ
      2. 9.1.2 アンチエイリアス フィルタ
      3. 9.1.3 基準電圧
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 AVDD1 と AVSS
      2. 9.3.2 AVDD2
      3. 9.3.3 IOVDD
      4. 9.3.4 CAPA および CAPD
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.5.1 ハードウェア プログラミング

ハードウェア プログラミング モードでは、ピンを IOVDD、DGND、またはフローティングにストラップすることでデバイスをプログラムします。また、コントローラ I/O に接続して ADC 構成を必要に応じて変更することもできます。ハードウェア プログラミングは、MODE ピンをフローティングまたは接地することで選択できます。この場合、SPI プログラミングは無効になります。図 7-43と表 7-15に、ハードウェア ピンとピンの機能を示します。ハードウェア モードでは、すべてのデバイス オプションを利用できるとは限りません。SPI プログラミングの詳細については、SPI のプログラミングセクションを参照してください。

ADS117L14 ADS117L18 ハードウェア プログラミング モード図 7-43 ハードウェア プログラミング モード
表 7-15 ハードウェア プログラミング ピン
ピン 番号 説明 STATE(1) 機能
モード 54 SPI またはハードウェア プログラミング モード 0 ハードウェア プログラミング、すべてのバッファがオン
1 SPI プログラミング
F ハードウェア プログラミング、すべてのバッファがオフ
CS/速度 55 速度モード 0 低速度モード
1 最高速度モード
F 中速度モード
SCLK/FLTR 56 フィルタ タイプ 0 広帯域フィルタ
1 低レイテンシ sinc4 フィルタ
F 低レイテンシ sinc4 + sinc1 フィルタ
SDO/OSR1
SDI/OSR0		 2.1 フィルタ OSR OSR1/OSR0 広帯域フィルタ SINC4 フィルタ SINC4 + SINC1 フィルタ
00 32 12 64
01 64 16 128
0F 128 24 320
10 256 32 640
11 512 64 1280
1F 1024 128 3200
F0 2048 256 6400
F1 4096 1024 12800
FF 4096 4096 32000
GPIO0/TDM 3 データ ポート TDM 0 TDM なし、4 つまたは 8 つのデータ レーン (すべての DOUTx ピンを使用)
1 ADS117L18：1 つのデータ レーン (DOUT0 ピン)
F ADS117L14：1 つのデータ レーン (DOUT0 ピン
) ADS117L18：2 つのデータ レーン (DOUT0 および DOUT1 ピン)
GPIO1/HDR 4 データ ポートのヘッダー 0 16 データ ビット (専用)
1 ステータス ヘッダー バイト + 16データ ビット
F ステータス ヘッダ バイト + 16データ ビット + CRC バイト
  1. F = フローティング状態。

デバイスは、電源投入時とデバイスのリセット時に、弱いドライバ (ZOUT = 25kΩ) 経由でパルスを印加することでピンを読み取ります。電源投入またはリセットの前に、ピン レベルが確立されていることを確認してください。フローティング状態が検出されると、デバイスはピンを low に駆動して、通常動作時にピンがフローティングにならないようにします。ピンを読み取った後、次の電源投入またはリセット サイクルまで、ピンに対する変更は確認されません。

本デバイスはピンを読み取るためにパルスを印加するため、フローティング状態条件によって、外部ピンの容量と外部リーク電流が制限されます。また、論理 1 および 0 の入力条件によって、最大プルアップ抵抗とプルダウン抵抗も制限されます。図 7-44 に、各状態の電気制限を示します。適切なピン モードを検出するには、他のデバイスのフローティング入力を互いに接続しないでください。

ADS117L14 ADS117L18 ハードウェア プログラミング ピンの条件図 7-44 ハードウェア プログラミング ピンの条件

ハードウェア モードでは利用できないプログラミング オプションは、SPI レジスタのデフォルト値を想定しています。デフォルト値については、レジスタ マップセクションを参照してください。表 7-18に、SPI デフォルトに対する例外を示します。

表 7-16 ハードウェア プログラミングのデフォルト
機能ハードウェアモードのデフォルト
クロック モード外部クロック
基準範囲High のリファレンス範囲
VCM 出力イネーブル