JAJU969 December   2024 AM62D-Q1

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   5
  6. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
    5. 1.5 EVM のリビジョンおよびアセンブリ バリエーション
  7. 2ハードウェア
    1. 2.1  補足画像
    2. 2.2  主な特長
      1. 2.2.1 プロセッサ
      2. 2.2.2 電源
      3. 2.2.3 メモリ
      4. 2.2.4 JTAG / エミュレータ
      5. 2.2.5 サポートされるインターフェイスおよびペリフェラル
      6. 2.2.6 アプリケーション固有のアドオン基板をサポートするための拡張コネクタ / ヘッダー
    3. 2.3  電源要件
    4. 2.4  設定および構成
      1. 2.4.1 EVM DIP スイッチ
      2. 2.4.2 ブート モード
      3. 2.4.3 ユーザー テスト LED
    5. 2.5  電源オン / オフの手順
      1. 2.5.1 電源オンの手順
      2. 2.5.2 電源オフの手順
      3. 2.5.3 電力テスト ポイント
    6. 2.6  インターフェイス
      1. 2.6.1  AM62D オーディオ EVM のインターフェイス マッピング
      2. 2.6.2  オーディオ インターフェイス
        1. 2.6.2.1 オーディオ ステレオ ライン出力
        2. 2.6.2.2 オーディオ マイク / ライン入力
      3. 2.6.3  JTAG インターフェイス
      4. 2.6.4  UART インターフェイス
      5. 2.6.5  USB インターフェイス
        1. 2.6.5.1 USB2.0 Type-A インターフェイス
        2. 2.6.5.2 USB 2.0 Type-C インターフェイス
      6. 2.6.6  MCAN インターフェイス
      7. 2.6.7  メモリ インターフェイス
        1. 2.6.7.1 LPDDR4 インターフェイス
        2. 2.6.7.2 オクタル シリアル ペリフェラル インターフェイス (OSPI)
        3. 2.6.7.3 MMC インターフェイス
          1. 2.6.7.3.1 MMC0 - eMMC インターフェイス
          2. 2.6.7.3.2 MMC1 - microSD インターフェイス
        4. 2.6.7.4 基板 ID EEPROM
      8. 2.6.8  イーサネット インターフェイス
      9. 2.6.9  CPSW イーサネット 1 および CPSW イーサネット 2
      10. 2.6.10 GPIO ポート エクスパンダ
      11. 2.6.11 GPIO へのマッピング
    7. 2.7  電源
      1. 2.7.1 電源入力
      2. 2.7.2 電源
      3. 2.7.3 電源シーケンス
      4. 2.7.4 AM62D SOC 電源
      5. 2.7.5 電流監視
    8. 2.8  クロック供給
      1. 2.8.1 ペリフェラル リファレンス クロック
    9. 2.9  リセット
    10. 2.10 CPLD へのマッピング
    11. 2.11 オーディオ拡張コネクタ (ヘッダー)
      1. 2.11.1 オーディオ拡張コネクタ 1
      2. 2.11.2 オーディオ拡張コネクタ 2
    12. 2.12 割り込み
    13. 2.13 I2C アドレス マッピング
  8. 3ハードウェア設計ファイル
  9. 4準拠に関する情報
    1. 4.1 準拠および認証
  10. 5追加情報
    1. 5.1 ハードウェアまたはソフトウェアに関する既知の問題
    2. 5.2 商標

2.6.7.1 LPDDR4 インターフェイス

AM62D オーディオ EVM には、最大 3733MT/s のデータ レートに対応する Micron のデュアルランク、デュアルダイ、4GB、32 ビット幅 LPDDR4 メモリ (MT53E1G32D2FW-046 IT:C) が搭載されています。LPDDR4 メモリは最適な位置に配置され、SoC の DDR0 グループに接続されて、ポイント ツー ポイント通信をサポートしています。

LPDDR4 メモリはコア電源に 1.8V が必要であるため、電力需要が抑えられます。I/O には、PMIC の 1.1V 電源出力から電力が供給されます。デフォルトのアクティブ状態を設定するため、AM62D SoC によって制御される LPDDR4 リセット (アクティブ Low) はプルダウンされています。また、プルアップ抵抗の実装も可能です。

AUDIO-AM62D-EVM LPDDR4 インターフェイスの ブロック図図 2-12 LPDDR4 インターフェイスの ブロック図