Inicio Interfaz Circuitos integrados LVDS, M-LVDS y PECL
Inicio
Interfaz
Circuitos integrados LVDS, M-LVDS y PECL

SN65LVDS4

ACTIVO

Receptor LVDS único de 500 Mbps y alta velocidad

Haga su pedido ahora
Hoja de datos

SN65LVDS4

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 500 Input signal LVDS Output signal LVCMOS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Receiver Protocols LVDS Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 500 Input signal LVDS Output signal LVCMOS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
UQFN (RSE) 10 3 mm² (2 mm × 1.5 mm)
  • Designed for Signaling Rates(1) up to:
    • 500-Mbps Receiver
  • Operates From a 1.8-V or 2.5-V Core Supply
  • Available in 1.5-mm × 2-mm UQFN Package
  • Bus-Terminal ESD Exceeds 2 kV (HBM)
  • Low-Voltage Differential Signaling With Typical
    Output Voltages of 350 mV Into a 100-Ω Load
  • Propagation Delay Times
    • 2.1 ns Typical Receiver
  • Power Dissipation at 250 MHz
    • 40 mW Typical
  • Requires External Failsafe
  • Differential Input Voltage Threshold Less Than 50
    mV
  • Can Provide Output Voltage Logic Level (3.3-V
    LVTTL, 2.5-V LVCMOS, 1.8-V LVCMOS) Based
    on External VDD Pin, Thus Eliminating External
    LevelTranslation
  • Designed for Signaling Rates(1) up to:
    • 500-Mbps Receiver
  • Operates From a 1.8-V or 2.5-V Core Supply
  • Available in 1.5-mm × 2-mm UQFN Package
  • Bus-Terminal ESD Exceeds 2 kV (HBM)
  • Low-Voltage Differential Signaling With Typical
    Output Voltages of 350 mV Into a 100-Ω Load
  • Propagation Delay Times
    • 2.1 ns Typical Receiver
  • Power Dissipation at 250 MHz
    • 40 mW Typical
  • Requires External Failsafe
  • Differential Input Voltage Threshold Less Than 50
    mV
  • Can Provide Output Voltage Logic Level (3.3-V
    LVTTL, 2.5-V LVCMOS, 1.8-V LVCMOS) Based
    on External VDD Pin, Thus Eliminating External
    LevelTranslation

The SN65LVDS4 is a single, low-voltage, differential line receiver in a small-outline UQFN package.

The SN65LVDS4 is a single, low-voltage, differential line receiver in a small-outline UQFN package.
filter Buscar otro/a Circuitos integrados LVDS, M-LVDS y PECL
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Misma funcionalidad con diferente configuración de pines que el dispositivo comparado
DS90LVRA2 ACTIVO Receptor de línea diferencial doble LVDS de 1.8 V y 600 Mbps Dual-receiver with up to 600 Mbps signaling rate

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 9
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos SN65LVDS4 1.8-V High-Speed Differential Line Receiver datasheet (Rev. A) PDF | HTML 30/11/2015
Application brief Level Shift No More: Support Low Voltage I/O Signals into a FPGA, Processor, or ASIC (Rev. A) PDF | HTML 15/08/2024
Application brief How to Use a 3.3-V LVDS Buffer as a Low-Voltage LVDS Driver 9/01/2019
Application brief How to Support 1.8-V Signals Using a 3.3-V LVDS Driver/Receiver + Level-Shifter 28/12/2018
Application brief LVDS to Improve EMC in Motor Drives 27/09/2018
Application brief How Far, How Fast Can You Operate LVDS Drivers and Receivers? 3/08/2018
Application brief How to Terminate LVDS Connections with DC and AC Coupling 16/05/2018
Nota sobre la aplicación TMDS Clock Detection Solution in HDMI Sink Applications PDF | HTML 23/08/2017
Artículo técnico Get Connected: High-speed LVDS comparator PDF | HTML 3/06/2015

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

DDC2256AEVM — Módulo de evaluación DDC2256A de convertidor analógico a digital, entrada de corriente, 256 canales

El módulo de evaluación (EVM) DDC2256AEVM es un kit de evaluación para el DDC2256A, un convertidor analógico a digital (A/D) de 24 bits con entrada de corriente y 256 canales. El kit EVM, compuesto por una placa de dispositivo bajo prueba (DUT) y una placa de captura, contiene dos dispositivos (...)

Productos y hardware compatibles
Placa de evaluación

SN65LVDS4EVM — SN65LVDS4 Módulo de evaluación

Evaluation Module for SN65LVDS4
Guía del usuario: PDF
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Modelo de simulación

SN65LVDS4 IBIS Model

SLLM150.ZIP (131 KB) - Modelo IBIS
Productos y hardware compatibles
Diseño de referencia

TIDA-00732 — Diseño de referencia de adquisición de datos aislados de 18 bits y 2 MSPs para lograr la máxima rela

Este “diseño de referencia de adquisición de datos aislados de 18 bits y 2 Msps para lograr la relación señal-ruido y velocidad de muestreo máximas” ilustra cómo superar los desafíos que limitan el rendimiento típicos del diseño de sistemas de adquisición de datos aislados:

  • Maximizar la velocidad de (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-00822 — Diseño de referencia del digitalizador de 1 GSPS de 16 bits con amplificador de ganancia variable ac

This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)

Productos y hardware compatibles
Diseño de referencia

TIDA-00823 — Diseño de referencia del digitalizador de 1 GSPS de 16 bits con amplificador de ganancia fija acopla

Este diseño de referencia analiza el uso y el rendimiento del amplificador de alta velocidad de ganancia fija y banda ultraancha LMH3401 para controlar el convertidor analógico a digital (ADC) de alta velocidad ADS54J60. Se analizan y miden diferentes opciones para tensiones de modo común, fuentes (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-01037 — Diseño de referencia de adquisición de datos optimizado para aislador de 1 MSPS de 20 bits, que maxi

El TIDA-01037 es un diseño de referencia de adquisición de datos de entrada analógica aislada de 1 MSPS y 20 bits que utiliza dos dispositivos aisladores diferentes para maximizar el rendimiento de la SNR de la cadena de señales y la tasa de muestreo. Para señales que requieren baja fluctuación, (...)
Productos y hardware compatibles
Diseño de referencia

TIDA-01378 — Diseño de referencia de receptor de banda ancha para aplicaciones DOCSIS 3.1 del cliente al servidor

Este diseño de referencia consta de una cadena de señal de frontal analógico (AFE) para aplicaciones de receptor de banda ancha que utilizan el amplificador de ganancia variable y control digital (DVGA) LMH2832 y el convertidor analógico a digital (ADC) ADS54J40. El diseño está pensado (...)
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
UQFN (RSE) 10 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos