DP83847
- Low-power 3.3V, 0.18um CMOS technology
- Power consumption < 351mW (typical)
- 5V tolerant I/Os
- 5V/3.3V MAC interface
- IEEE 802.3 ENDEC, 10BASE-T transceivers and filters
- IEEE 802.3u PCS, 100BASE-TX transceivers and filters
- IEEE 802.3 compliant Auto-Negotiation
- Output edge rate control eliminates external filtering for Transmit outputs
- BaseLine Wander compensation
- IEEE 802.3u MII (16 pins/port)
- LED support (Link, Rx, Tx, Duplex, Speed, Collision)
- Single register access for complete PHY status
- 10/100 Mb/s packet loopback BIST (Built in Self Test)
- 56-pin LLP package (9w) x (9l) x (.75h) mm
PHYTER® is a registered trademark of National Semiconductor Corporation.
The DP83847 is a full feature single Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-TX Ethernet protocols over Category 3 (10 Mb/s) or Category 5 unshielded twisted pair cables.
The DP83847 is designed for easy implementation of 10/100 Mb/s Ethernet home or office solutions. It interfaces to Twisted Pair media via an external transformer. This device interfaces directly to MAC devices through the IEEE 802.3u standard Media Independent Interface (MII) ensuring interoperability between products from different vendors.
The DP83847 utilizes on chip Digital Signal Processing (DSP) technology and digital Phase Lock Loops (PLLs) for robust performance under all operating conditions, enhanced noise immunity, and lower external component count when compared to analog solutions.
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DP83847 DsPHYTER II - Single 10/100 Ethernet Transceiver データシート | 2004年 5月 14日 | |||
| アプリケーション・ノート | How to Pass IEEE Ethernet Compliance Tests | PDF | HTML | 2021年 9月 20日 | |||
| アプリケーション・ノート | AN-1470 DP83847 to DP83848C/I/YB PHYTER System Rollover Document (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | DP83847 to DP83848M/T/H PHYTER Mini System Rollover (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | Diff Between NSC 10/100 Mb/s Ethernet Physical Layer Devices (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | Dual Foot Print Layout Notes for DP83865 Gig PHYTER V & DP83847 DS PHYTER II (Rev. A) | 2013年 4月 26日 |
設計および開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。
ETHERNET-SW — イーサネット PHY の Linux ドライバとツール
The USB-2-MDIO software lets you directly access the registers during debug and (...)
PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WQFN (NJZ) | 56 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating / リフローピーク温度
- MTBF/FIT 推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果