DP83843
- IEEE 802.3 ENDEC with AUI/10BASE-T transceivers
and built-in filters - IEEE 802.3u 100BASE-TX compatible - directly drives
standard Category 5 UTP, no need for external
100BASE-TX transceiver - Fully Integrated and fully compliant ANSI X3.263 TPPMD
physical sublayer which includes adaptive equalization
and BLW compensation - IEEE 802.3u 100BASE-FX compatible - connects directly
to industry standard Electrical/Optical transceivers - IEEE 802.3u Auto-Negotiation for automatic speed selection
- IEEE 802.3u compatible Media Independent Interface
(MII) with Serial Management Interface - Integrated high performance 100 Mb/s clock recovery
circuitry requiring no external filters - Full Duplex support for 10 and 100 Mb/s data rates
- MII Serial 10 Mb/s mode
- Fully configurable node/switch and 100Mb/s repeater
modes - Programmable loopback modes for flexible systemdiagnostics
- Flexible LED support
- Single register access to complete PHY status
- MDIO interrupt support
- Individualized scrambler seed for 100BASE-TX applications
using multiple PHYs - Low power consumption for multi-port applications
- Small footprint 80-pin PQFP package
The DP83843BVJE is a full feature Physical Layer device with integrated PMD sublayers to support both 10BASE-T and 100BASE-X Ethernet protocols.
This VLSI device is designed for easy implementation of 10/100 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media through an external transformer or to fiber media via industry standard electrical/optical fiber PMD transceivers. This device also interfaces directly to the MAC layer through the IEEE 802.3u standard Media Independent Interface (MII), ensuring interoperability between products from different vendors.
The DP83843 is designed with National Semiconductor’s advanced CMOS process. Its system architecture is based on the integration of several of National's industry proven core technologies:
- IEEE 802.3 ENDEC with AUI/10BASE-T transceiver module to provide the 10 Mb/s functions
- Clock Recovery/Generator Modules fromNational's Fast Ethernet and FDDI products
- FDDI Stream Cipher scrambler/descrambler for TP-PMD
- 100BASE-Xphysical codingsub-layer (PCS) andcontrol logic that integrates the core modules into a dual speed Ethernet physical layer controller
- ANSI X3T12 Compliant TP-PMD Transceiver technology with Baseline Wander (BLW) compensation
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DP83843 PHYTER データシート (Rev. B) | 2013/11/13 | |||
| アプリケーション・ノート | How to Pass IEEE Ethernet Compliance Tests | PDF | HTML | 2021/09/20 | |||
| アプリケーション・ノート | AN-1506 DP83843 to DP83848C/I/YB PHYTER System Rollover Document (Rev. A) | 2013/04/26 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ETHERNET-SW — イーサネット PHY のドライバとツール
TI (テキサス・インスツルメンツ) のイーサネット物理層 (PHY) トランシーバ向けドライバは、シリアル管理インターフェイス (MDC/MDIO) 経由の通信をサポートしており、PHY レジスタの構成と読み取りを行います。Linux と RTOS の各ドライバは、TI の github で見つかります。
USB-2-MDIO — USB-2-MDIO Tool v1.0
TI のイーサネット PHY を活用する開発ユーザーは、USB-2-MDIO (USB から MDIO への変換) ソフトウェア ツールを使用すると、MDIO のステータス レジスタとデバイスの制御レジスタにアクセスできます。 USB-2-MDIO ツールには、TI の MSP430™ マイコン向けの LaunchPad™ 開発キットが付属しており、軽量 GUI とのインターフェイスを確立できます。 この LaunchPad 開発キットは 1 個の MDIO バス コントローラを実装します。そのコントローラは、バスに接続済みの PHY 上にあるレジスタを操作することができます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFP (NNC) | 80 | Ultra Librarian |