Taktgeber & Timing

Optimieren Sie die Gesamtsystemleistung mit unseren Taktgebern und Timing-Bausteinen

Holen Sie sich die beste Leistung in Ihrem Design mit unserem breiten Portfolio von jitter-armen, einfach zu handhabenden Taktgebern und Timing-Geräten. Mit unserem Portfolio können Sie anhand von einfachen, diskreten Bausteinen oder integrierten Lösungen Taktstrukturen erstellen, die Ihre Timing-Anforderungen erfüllen. Erfahren Sie, wie unsere Geräte branchenführende Leistung in einer Vielzahl von Anwendungen ermöglichen.

Nach Kategorien durchsuchen

Design- & Entwicklungsressourcen

Design tool

Clock tree architect programming software

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.

Application software & framework

Texas Instruments clocks and synthesizers (TICS) pro software

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Application software & framework

PLLatinum™ simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Technische Ressourcen

Videoreihe

TI Precision Labs – Videos zu Taktgebern und Timing

Erweitern Sie Ihr Taktgeber- und Timing-Fachwissen mit unserem umfangreichen Lehrplan mit Schulungsvideos, die wichtige Themen von der grundlegenden Terminologie und den Faktoren des Systemrauschens bis hin zu erweiterten Designüberlegungen behandeln.

Application note

Multi-Clock Synchronization

Erfahren Sie, wie Sie mehrere Geräte entweder durch einen Teiler-Reset, eine 0-Verzögerung oder eine Kombination beider Methoden synchronisieren können.

document-pdfAcrobat

PDF

Technischer Artikel

So wählen Sie eine optimale Taktlösung für Ihr FPGA-basiertes Design aus

Erfahren Sie mehr über die wichtigsten Faktoren bei der Auswahl einer Taktlösung für FPGA-basierte Anwendungen.