LMK03001
- 超低位相ノイズ・フロアのVCOを内蔵
- – 224dBc/Hzと卓越した正規化位相ノイズ特性の
インテジャーN PLLを内蔵 - クロック・ジェネレータの性能(10Hz ～ 20MHz)
- LMK03000C/LMK03001C: 200fs RMS のジッタ
- 2 種のジッタ・クリーナ性能グレード(12kHz ～ 20MHz)
- LMK03000/LMK03001: 800fs RMS のジッタ
- LMK03000C/LMK03001C: 400fs RMS のジッタ
- 2 つのVCO 周波数プラン
- LMK03000/LMK03000C: 1185 ～ 1296MHz
- LMK03001/LMK03001C: 1470 ～ 1570MHz
- 1～ 785MHz のクロック出力周波数範囲
- LVDS 3 個とLVPECL 5 個のクロック出力
- 部分集積化ループ・フィルタ
- 各クロック出力ごとの専用デバイダと遅延ブロック
- ピン互換のクロック用デバイス・ファミリ
- 3.15 ～ 3.45V 動作
- パッケージ: 48 ピンLLP (7.0 × 7.0 × 0.8mm)
LMK03000/LMK03000C/LMK03001/LMK03001C 高精度クロック・コンディショナは、基準クロックのジッタ・クリーニング/ コン ディショニング、分周、分配機能を組み合わせたものです。このデバイスは、電圧制御オシレータ(VCO)、高性能インテジャーN フェーズ・ロック・ループ(PLL)、部分集積化ループ・フィルタ、3個のLVDS クロック出力および5 個のLVPECL クロック出力の分 配ブロックを内蔵しています。
VCO 出力は、Fout ポートから自由にアクセス可能です。内部では、VCO 出力はVCOデバイダを経由して各種クロック分配ブロッ クに供給されます。
各クロック分配ブロックには、プログラマブルな分周器、位相同期回路、遅延調整回路、クロック出力マルチプレクサ、およびLVDS またはLVPECL 出力バッファがあります。このような構成によって、基準クロックと整数関係でかつ位相調整された複数のコピーを、8 つのシステム・コンポーネントに分配できます。
広ループ帯域、高位相比較周波数、低ノイズ・クロック・ソースのクロック・ジェネレータとして構成した場合、LMK03000C/ LMK03001C は200fs RMS (10Hz ～ 20MHz) のジッタ特性を提供します。ジッタ・クリーナとして構成した場合、LMK03000C/ LMK03001C は400fs RMS (12kHz ～ 20MHz) のジッタ特性を、LMK03000C/LMK03001C は800fs RMS (12kHz ～ 20MHz) の ジッタ特性をそれぞれ提供します。
これらのクロック・コンディショナは48 ピンのLLP パッケージで提供され、フットプリントは同一ファミリの他のクロック用デバイスと互 換性があります。
お客様が関心を持ちそうな類似製品
比較対象デバイスと類似の機能。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | LMK03000/LMK03000C/LMK03001/LMK03001C VCO 内蔵高精度クロック・コンディショナ データシート (Rev. M 翻訳版) | 最新の英語版をダウンロード (Rev.O) | PDF | HTML | 2010年 9月 13日 | |
| 技術記事 | How to select an optimal clocking solution for your FPGA-based design | 2015年 12月 9日 | ||||
| 技術記事 | Clocking sampled systems to minimize jitter | 2014年 7月 31日 | ||||
| 技術記事 | Timing is Everything: How to optimize clock distribution in PCIe applications | 2014年 3月 28日 | ||||
| アプリケーション・ノート | AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-1821 CPRI Repeater System (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | 高性能シグナルパスに最適なアンプ、ADC、およびクロックの選択 | 英語版をダウンロード | 2007年 9月 13日 | |||
| アプリケーション・ノート | 時間インタリーブ方式ADCシステム向け高精度クロックの生成 | 英語版をダウンロード | 2007年 8月 2日 | |||
| 設計ガイド | Clock Conditioner Owner's Manual | 2006年 11月 10日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。
LMK03001CEVAL — 高精度クロック・コンディショナ、VCO 内蔵（1470 ～ 1570 MHz）
The LMK03001C Evaluation Board simplifies evaluation of the LMK03001C Precision Clock Conditioner with Integrated VCO. The package consists of an Evaluation Board, Evaluation Board Instructions, and a cable for programming the device through a PC parallel port. Code Loader is the software used to (...)
CLOCKDESIGNTOOL — クロック設計ツール - ループ・フィルタおよびデバイス構成＋シミュレーション
CODELOADER — CodeLoader デバイス・レジスタ・プログラミング
Which software do I use?
Product | (...) |
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WQFN (RHS) | 48 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating / リフローピーク温度
- MTBF/FIT 推定値
- 材料 (内容)
- 認定試験結果
- 継続的な信頼性モニタ試験結果
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。