LMK04208
- 非常に低いRMSジッタ性能
- 111 fs、RMSジッタ(12kHz～20MHz)
- 123 fs、RMSジッタ(100Hz～20MHz)
- デュアル・ループ PLLatinumPLLアーキテクチャ
- PLL1
- 低ノイズの水晶発振器回路を内蔵
- 入力クロック消失時のホールドオーバー・モード
- 自動または手動のトリガ/回復
- PLL2
- -227dBc/Hzの正規化PLLノイズフロア
- 最高速度155MHzの位相検出器
- OSCin周波数ダブラー
- 内蔵の低ノイズVCOまたは外部VCOモード
- 2つの冗長化されたLOS付き入力クロック
- 自動および手動スイッチオーバー・モード
- 50%デューティ・サイクルの出力分割、1～1045 (偶数または奇数)
- 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
- デジタル遅延: 固定または動的に可変
- 25ps単位のアナログ遅延制御
- 7つの差動出力、シングルエンドで最大14
- 最大6つのVCXO/水晶振動子バッファ付き出力
- 最高クロック速度: 1536MHz
- 0遅延モード
- 電源オン時の3つのデフォルト・クロック出力
- マルチモード: デュアルPLL、シングルPLL、クロック分配
- 工業用温度範囲: -40℃～+85℃
- 3.15V～3.45Vで動作
- 64ピンWQFNパッケージ(9.0×9.0×0.8mm)
アプリケーション
- データ・コンバータのクロック供給
- ワイヤレス・インフラ
- ネットワーキング、SONET/SDH、DSLAM
- 医療、ビデオ、軍事、航空宇宙
- 試験/測定機器
All trademarks are the property of their respective owners.
LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz～20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz～20MHz)を実現できます。
デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK04208EVM — デュアル カスケード接続 PLL / 2.9GHz VCO 搭載 2 入力、6+1 出力クロック ジッタ クリーナ
LMK04208EVM を使用すると、テスト機器や他の評価ボードで LMK04208 を評価し、特定のアプリケーションで使用するブロックまたはシステムの要件を検証することができます。 LMK04208 評価基板 (EVM) は、デュアル ループ動作の 122.88MHz VCXO を事前実装済みです。 異なる VCXO 周波数が必要な場合や、性能評価の目的で特定の VCXO が望ましい場合、VCXO の代わりに VCXO を使用できます。 このボードを改造して VCXO を無効にし、PLL2 のシングル ループ動作を実現するために外部リファレンスを OSCin (...)
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
このクロック設計ツール ソフトウェアは、部品の選定、ループ フィルタ設計、タイミング デバイス ソリューションのシミュレーションに役立ちます。目的の出力周波数とリファレンス周波数 (オプション) を入力すると、このツールは指定した要件、分周値、ジッタを最小化する推奨ループ フィルタを満たす TI デバイスを提示します。
CLOCKDESIGNTOOL のチュートリアル ビデオ
どのソフトウェアを使用すればよいですか？
製品 | ループ (...) |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。