製品詳細

Function Dual-loop PLL Number of outputs 7 RMS jitter (fs) 111 Output frequency (Min) (MHz) 0.329 Output frequency (Max) (MHz) 3072 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85
Function Dual-loop PLL Number of outputs 7 RMS jitter (fs) 111 Output frequency (Min) (MHz) 0.329 Output frequency (Max) (MHz) 3072 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • 非常に低いRMSジッタ性能
    • 111 fs、RMSジッタ(12kHz~20MHz)
    • 123 fs、RMSジッタ(100Hz~20MHz)
  • デュアル・ループ PLLatinumPLLアーキテクチャ
  • PLL1
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック消失時のホールドオーバー・モード
      • 自動または手動のトリガ/回復
  • PLL2
    • -227dBc/Hzの正規化PLLノイズフロア
    • 最高速度155MHzの位相検出器
    • OSCin周波数ダブラー
    • 内蔵の低ノイズVCOまたは外部VCOモード
  • 2つの冗長化されたLOS付き入力クロック
    • 自動および手動スイッチオーバー・モード
  • 50%デューティ・サイクルの出力分割、1~1045 (偶数または奇数)
  • 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
  • デジタル遅延: 固定または動的に可変
  • 25ps単位のアナログ遅延制御
  • 7つの差動出力、シングルエンドで最大14
    • 最大6つのVCXO/水晶振動子バッファ付き出力
  • 最高クロック速度: 1536MHz
  • 0遅延モード
  • 電源オン時の3つのデフォルト・クロック出力
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 工業用温度範囲: -40℃~+85℃
  • 3.15V~3.45Vで動作
  • 64ピンWQFNパッケージ(9.0×9.0×0.8mm)

アプリケーション

  • データ・コンバータのクロック供給
  • ワイヤレス・インフラ
  • ネットワーキング、SONET/SDH、DSLAM
  • 医療、ビデオ、軍事、航空宇宙
  • 試験/測定機器

All trademarks are the property of their respective owners.

  • 非常に低いRMSジッタ性能
    • 111 fs、RMSジッタ(12kHz~20MHz)
    • 123 fs、RMSジッタ(100Hz~20MHz)
  • デュアル・ループ PLLatinumPLLアーキテクチャ
  • PLL1
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック消失時のホールドオーバー・モード
      • 自動または手動のトリガ/回復
  • PLL2
    • -227dBc/Hzの正規化PLLノイズフロア
    • 最高速度155MHzの位相検出器
    • OSCin周波数ダブラー
    • 内蔵の低ノイズVCOまたは外部VCOモード
  • 2つの冗長化されたLOS付き入力クロック
    • 自動および手動スイッチオーバー・モード
  • 50%デューティ・サイクルの出力分割、1~1045 (偶数または奇数)
  • 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
  • デジタル遅延: 固定または動的に可変
  • 25ps単位のアナログ遅延制御
  • 7つの差動出力、シングルエンドで最大14
    • 最大6つのVCXO/水晶振動子バッファ付き出力
  • 最高クロック速度: 1536MHz
  • 0遅延モード
  • 電源オン時の3つのデフォルト・クロック出力
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 工業用温度範囲: -40℃~+85℃
  • 3.15V~3.45Vで動作
  • 64ピンWQFNパッケージ(9.0×9.0×0.8mm)

アプリケーション

  • データ・コンバータのクロック供給
  • ワイヤレス・インフラ
  • ネットワーキング、SONET/SDH、DSLAM
  • 医療、ビデオ、軍事、航空宇宙
  • 試験/測定機器

All trademarks are the property of their respective owners.

LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz~20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz~20MHz)を実現できます。

デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。

LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz~20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz~20MHz)を実現できます。

デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK04208 低ノイズのクロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート PDF | HTML 英語版をダウンロード PDF | HTML 2016年 10月 10日
EVM ユーザー ガイド (英語) LMK04208EVM User's Guide 2016年 9月 1日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

LMK04208EVM — デュアル・カスケード接続 PLL / 2.9GHz VCO 搭載 2 入力、6+1 出力クロック・ジッタ・クリーナ

LMK04208EVM を使用すると、テスト機器や他の評価ボードで LMK04208 を評価し、特定のアプリケーションで使用するブロックまたはシステムの要件を検証することができます。 LMK04208 EVM (評価基板) は、デュアル・ループ動作の 122.88MHz VCXO をあらかじめ実装済みです。  性能評価の目的で他の VCXO 周波数が必要な場合や、特定のVCXO が望ましい場合、標準の VCXO を置き換えることができます。  PLL2 単一ループ動作を実現するために、VCXO を無効にし、OSCin (...)

TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

CLOCKDESIGNTOOL — クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
ユーザー・ガイド: PDF
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
IDE (統合開発環境)、コンパイラ、またはデバッガ

CODELOADER — CodeLoader デバイス・レジスタ・プログラミング

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

(...)

ユーザー・ガイド: PDF
シミュレーション・モデル

LMK04208 IBIS Model

SNAM200.ZIP (111 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ