製品詳細

Function Clock generator Number of outputs 8 Output frequency (Max) (MHz) 800 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVDS Operating temperature range (C) -40 to 85 Features Integrated integer-N PLL, uWire Rating Catalog
Function Clock generator Number of outputs 8 Output frequency (Max) (MHz) 800 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVDS Operating temperature range (C) -40 to 85 Features Integrated integer-N PLL, uWire Rating Catalog
WQFN (RHS) 48 49 mm² 7 x 7

  • 20 fs additive jitter
  • Integrated Integer-N PLL with outstanding normalized phase noise contribution of -224 dBc/Hz
  • Clock output frequency range of 1 to 800 MHz
  • 3 LVDS and 5 LVPECL clock outputs
  • Dedicated divider and delay blocks on each clock output
  • Pin compatible family of clocking devices
  • 3.15 to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Networking, SONET/SDH, DSLAM
  • Wireless Infrastructure
  • Medical
  • Test and Measurement
  • Military / Aerospace

  • 20 fs additive jitter
  • Integrated Integer-N PLL with outstanding normalized phase noise contribution of -224 dBc/Hz
  • Clock output frequency range of 1 to 800 MHz
  • 3 LVDS and 5 LVPECL clock outputs
  • Dedicated divider and delay blocks on each clock output
  • Pin compatible family of clocking devices
  • 3.15 to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Networking, SONET/SDH, DSLAM
  • Wireless Infrastructure
  • Medical
  • Test and Measurement
  • Military / Aerospace

  • The LMK02000 precision clock conditioner combines the functions of jitter cleaning/reconditioning, multiplication, and distribution of a reference clock. The device integrates a high performance Integer-N Phase Locked Loop (PLL), three LVDS, and five LVPECL clock output distribution blocks.

    Each clock distribution block includes a programmable divider, a phase synchronization circuit, a programmable delay, a clock output mux, and an LVDS or LVPECL output buffer. This allows multiple integer-related and phase-adjusted copies of the reference to be distributed to eight system components.

    The clock conditioner comes in a 48-pin LLP package and is footprint compatible with other clocking devices in the same family.


    The LMK02000 precision clock conditioner combines the functions of jitter cleaning/reconditioning, multiplication, and distribution of a reference clock. The device integrates a high performance Integer-N Phase Locked Loop (PLL), three LVDS, and five LVPECL clock output distribution blocks.

    Each clock distribution block includes a programmable divider, a phase synchronization circuit, a programmable delay, a clock output mux, and an LVDS or LVPECL output buffer. This allows multiple integer-related and phase-adjusted copies of the reference to be distributed to eight system components.

    The clock conditioner comes in a 48-pin LLP package and is footprint compatible with other clocking devices in the same family.


    ダウンロード

    お客様が関心を持ちそうな類似製品

    open-in-new 製品の比較
    比較対象デバイスと類似の機能。
    LMK01000 アクティブ 3 個の LVDS 出力と 5 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 Distribution, Divide, And Delay Only
    LMK03200 アクティブ VCO 内蔵、高精度、0 ディレイ・クロック・コンディショナ 0-delay Outputs With PLL+VCO For Jitter Cleaning And Clock Generation

    技術資料

    star = TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
    11 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート LMK02000 Precision Clock Conditioner with Integrated PLL (jp) データシート (Rev. D 翻訳版) 英語版をダウンロード (Rev.D) PDF | HTML 2007年 9月 4日
    技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
    技術記事 Clocking sampled systems to minimize jitter 2014年 7月 31日
    技術記事 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
    EVM ユーザー ガイド (英語) LMK02000 Evaluation board without VCXO (Rev. A) 2013年 11月 25日
    アプリケーション・ノート AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) 2013年 4月 26日
    アプリケーション・ノート AN-1821 CPRI Repeater System (Rev. A) 2013年 4月 26日
    アプリケーション・ノート High Speed ADCs with Interfacing, Driving and Clocking Schemes (Rev. A) 2013年 4月 26日
    アプリケーション・ノート High Speed ADCs with Interfacing, Driving and Clocking Schemes (jp) 最新の英語版をダウンロード (Rev.A) 2007年 9月 20日
    アプリケーション・ノート 高性能シグナルパスに最適なアンプ、ADC、およびクロックの選択 英語版をダウンロード 2007年 9月 13日
    設計ガイド Clock Conditioner Owner's Manual 2006年 11月 10日

    設計および開発

    追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

    アプリケーション・ソフトウェアとフレームワーク

    CLOCKDESIGNTOOL — クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
    ユーザー・ガイド: PDF
    アプリケーション・ソフトウェアとフレームワーク

    TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

    TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
    IDE (統合開発環境)、コンパイラ、またはデバッガ

    CODELOADER — CodeLoader デバイス・レジスタ・プログラミング

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


    Which software do I use?

    Product

    (...)

    ユーザー・ガイド: PDF
    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    設計ツール

    CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

    Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
    パッケージ ピン数 ダウンロード
    WQFN (RHS) 48 オプションの表示

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL rating / リフローピーク温度
    • MTBF/FIT 推定値
    • 原材料組成
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ