LMK04000

アクティブ

複数のカスケード接続 PLL 搭載、高精度クロック・コンディショナ、または低ノイズのクロック・ジッタ・クリーナ

製品詳細

Function Cascaded PLLs Number of outputs 7 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.29 Output frequency (max) (MHz) 1296 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Cascaded PLLs Number of outputs 7 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.29 Output frequency (max) (MHz) 1296 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
WQFN (RHS) 48 49 mm² 7 x 7

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    ダウンロード 字幕付きのビデオを表示 ビデオ

    お客様が関心を持ちそうな類似品

    open-in-new 代替品と比較
    比較対象デバイスと類似の機能
    LMK01000 アクティブ 3 個の LVDS 出力と 5 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK04808( it has additional features and better performance)

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
    9 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート LMK04000 Family Low-Noise Clock Jitter Cleaner with Cascaded PLLs データシート (Rev. J) 2011年 9月 19日
    ユーザー・ガイド LMK040xx Evaluation Board User's Guide (Rev. B) 2015年 1月 8日
    アプリケーション・ノート AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) 2013年 4月 26日
    アプリケーション・ノート AN-1821 CPRI Repeater System (Rev. A) 2013年 4月 26日
    アプリケーション・ノート AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) 2013年 4月 26日
    アプリケーション・ノート AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) 2013年 4月 26日
    アプリケーション・ノート AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
    アプリケーション・ノート Phase Synchronization with Multiple Devices and Frequencies (Rev. A) 2013年 4月 26日
    設計ガイド Clock Conditioner Owner's Manual 2006年 11月 10日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

    評価ボード

    LMK04000BEVAL — クロック・ジッタ・クリーナ、カスケード接続 PLL / 1.2GHz VCO内蔵 (LVPECL LVCMOS 出力)

    The LMK04000 Evaluation Board simplifies evaluation of the LMK04000B Precision Clock Conditioner with Dual PLLs and Integrated VCO. Configuring and controlling the board is accomplished using Texas Instruments' CodeLoader software, which can be downloaded from TI's website.

    The CodeLoader software (...)

    ユーザー・ガイド: PDF
    ソフトウェア・プログラミング・ツール

    CODELOADER CodeLoader Device Register Programming v4.19.0

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

    Which software do I use?

    Product

    (...)

    lock = 輸出許可が必要 (1 分)
    サポート対象の製品とハードウェア

    サポート対象の製品とハードウェア

    製品
    クロック・ジェネレータ
    LMK02000 PLL 内蔵、3 個の LVDS と 5 個の LVPECL 出力採用、1 ~ 800MHz の高精度クロック分配器 LMK02002 PLL 内蔵、4 個の LVPECL 出力採用、1 ~ 800MHz、高精度クロック分配器 LMK03000 VCO 内蔵、1185 ~ 1296MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03001 VCO 内蔵、1470 ~ 1570MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03002 VCO 内蔵、1566 ~ 1724MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03033 VCO 内蔵、1843 ~ 2160MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03200 VCO 内蔵、高精度、0 ディレイ・クロック・コンディショナ LMK03806 14 出力を搭載した超低ジッタ・クロック・ジェネレータ
    RF PLL / シンセサイザ
    LMX2430 RF パーソナル通信向け、3.0GHz/0.8GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2433 RF パーソナル通信向け、3.6GHz/1.7GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2434 RF パーソナル通信向け、5.0GHz/2.5GHz、PLLatinum、低消費電力、デュアル周波数シンセサイザ LMX2470 800MHz 整数 N 分周 PLL 搭載、2.6GHz デルタ・シグマ分数 N 分周 PLL LMX2485 RF パーソナル通信向け、500MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485E RF パーソナル通信向け、50MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485Q-Q1 車載対応、500MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2486 RF パーソナル通信向け、1GHz ~ 4.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2487 3.0GHz 整数分周 PLL 搭載、1 ~ 6GHz、低消費電力、デルタ・シグマ、デュアル PLLatinum 周波数シンセサイザ LMX2487E RF パーソナル通信向け、3GHz ~ 7.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2502 VCO 内蔵、周波数シンセサイザ・システム LMX2522 VCO 内蔵、PLLatinum デュアル周波数シンセサイザ・システム LMX2531 VCO 内蔵、高性能周波数シンセサイザ・システム LMX2541 VCO 内蔵、超低ノイズ、PLLatinum 周波数シンセサイザ LMX2581 VCO 内蔵、3.76GHz 広帯域、周波数シンセサイザ
    クロック・ジッタ・クリーナとシンクロナイザ
    LMK04000 複数のカスケード接続 PLL 搭載、高精度クロック・コンディショナ、または低ノイズのクロック・ジッタ・クリーナ LMK04001 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04002 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1600 ~ 1750MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04010 2VPEC/LVPEC 対応の 5 個の出力採用、1185 ~ 1296MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04011 2VPEC/LVPEC 対応の 5 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04031 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04033 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1840 ~ 2160MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04100 複数のカスケード接続 PLL 搭載、高精度クロック・コンディショナ、またはクロック・ジッタ・クリーナ LMK04101 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04102 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1600 ~ 1750MHz VCO 内蔵、ジッタ・クリーナ LMK04110 2VPEC/LVPEC 対応の 5 個の出力採用、1185 ~ 1296MHz VCO 内蔵、ジッタ・クリーナ LMK04111 2VPEC/LVPEC 対応の 5 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04131 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04133 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1840 ~ 2160MHz VCO 内蔵、ジッタ・クリーナ LMK04208 6 個のプログラマブル出力採用、超低ノイズ、クロック・ジッタ・クリーナ LMK04228 デュアル・ループ PLL 搭載、超低ノイズ、クロック・ジッタ・クリーナ LMK04806 デュアル・カスケード接続 PLL と 2.5GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ LMK04808 デュアル・ループ PLL と 2.9GHz VCO 内蔵、低ノイズ・クロック・ジッタ・クリーナ LMK04816 デュアル・ループ PLL 搭載、3 入力、低ノイズ・クロック・ジッタ・クリーナ LMK04821 JESD204B サポート、超低ジッタ・シンセサイザとジッタ・クリーナ LMK04826 1840 ~ 1970MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ LMK04906 6 個のプログラマブル出力、超低ノイズ、クロック・ジッタ・クリーナ / 逓倍器
    クロック・バッファ
    LMK01000 3 個の LVDS 出力と 5 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01010 8 個の LVDS 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01020 8 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01801 デュアル・クロック分配器
    ハードウェア開発
    評価ボード
    LMK00301EVAL LMK00301 評価ボード LMK01000EVAL 1.6GHz 低ノイズのクロック・バッファ、デバイダ、およびディストリビュータ LMK03000CEVAL 高精度クロック・コンディショナ、VCO 内蔵(1185 ~ 1296MHz) LMK03001CEVAL 高精度クロック・コンディショナ、VCO 内蔵(1470 ~ 1570 MHz) LMK03002CEVAL 高精度クロック・コンディショナ、VCO 内蔵(1566 ~ 1724MHz) LMK03033CEVAL 高精度クロック・コンディショナ、VCO 内蔵(1843 ~ 2160 MHz) LMK03200EVAL LMK03200 ファミリ、高精度 0 遅延クロック・コンディショナ評価ボード、VCO 内蔵 LMK03806BEVAL LMK03806B 評価ボード LMK04000BEVAL クロック・ジッタ・クリーナ、カスケード接続 PLL / 1.2GHz VCO内蔵 (LVPECL LVCMOS 出力) LMX25311226EVAL VCO (592 ~ 634MHz、1184 ~ 1268MHz) 内蔵、高性能周波数シンセサイザ・システム
    サポート・ソフトウェア

    CLOCKDESIGNTOOL Clock Design Tool Software

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

    サポート対象の製品とハードウェア

    サポート対象の製品とハードウェア

    製品
    クロック・ジェネレータ
    LMK02000 PLL 内蔵、3 個の LVDS と 5 個の LVPECL 出力採用、1 ~ 800MHz の高精度クロック分配器 LMK02002 PLL 内蔵、4 個の LVPECL 出力採用、1 ~ 800MHz、高精度クロック分配器 LMK03000 VCO 内蔵、1185 ~ 1296MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03001 VCO 内蔵、1470 ~ 1570MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03002 VCO 内蔵、1566 ~ 1724MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03033 VCO 内蔵、1843 ~ 2160MHz、800fs の RMS ジッタ、高精度クロック・コンディショナ LMK03200 VCO 内蔵、高精度、0 ディレイ・クロック・コンディショナ LMK03806 14 出力を搭載した超低ジッタ・クロック・ジェネレータ
    RF PLL / シンセサイザ
    LMX2430 RF パーソナル通信向け、3.0GHz/0.8GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2433 RF パーソナル通信向け、3.6GHz/1.7GHz、PLLatinum、デュアル、高周波シンセサイザ LMX2434 RF パーソナル通信向け、5.0GHz/2.5GHz、PLLatinum、低消費電力、デュアル周波数シンセサイザ LMX2485 RF パーソナル通信向け、500MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485E RF パーソナル通信向け、50MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2485Q-Q1 車載対応、500MHz ~ 3GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2486 RF パーソナル通信向け、1GHz ~ 4.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2487 3.0GHz 整数分周 PLL 搭載、1 ~ 6GHz、低消費電力、デルタ・シグマ、デュアル PLLatinum 周波数シンセサイザ LMX2487E RF パーソナル通信向け、3GHz ~ 7.5GHz、デルタ・シグマ、低消費電力、デュアル PLL LMX2531 VCO 内蔵、高性能周波数シンセサイザ・システム LMX2541 VCO 内蔵、超低ノイズ、PLLatinum 周波数シンセサイザ LMX2581 VCO 内蔵、3.76GHz 広帯域、周波数シンセサイザ
    クロック・ジッタ・クリーナとシンクロナイザ
    LMK04000 複数のカスケード接続 PLL 搭載、高精度クロック・コンディショナ、または低ノイズのクロック・ジッタ・クリーナ LMK04001 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04002 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1600 ~ 1750MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04010 2VPEC/LVPEC 対応の 5 個の出力採用、1185 ~ 1296MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04011 2VPEC/LVPEC 対応の 5 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04031 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1430 ~ 1570MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04033 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1840 ~ 2160MHz VCO 搭載、低ノイズ・ジッタ・クリーナ LMK04100 複数のカスケード接続 PLL 搭載、高精度クロック・コンディショナ、またはクロック・ジッタ・クリーナ LMK04101 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04102 2VPEC 対応の 3 個の出力と、LVCOMS 対応の 4 個の出力採用、1600 ~ 1750MHz VCO 内蔵、ジッタ・クリーナ LMK04110 2VPEC/LVPEC 対応の 5 個の出力採用、1185 ~ 1296MHz VCO 内蔵、ジッタ・クリーナ LMK04111 2VPEC/LVPEC 対応の 5 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04131 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1430 ~ 1570MHz VCO 内蔵、ジッタ・クリーナ LMK04133 2VPEC/LVPEC+LVDS+LVCOMS 対応の 2 個の出力採用、1840 ~ 2160MHz VCO 内蔵、ジッタ・クリーナ LMK04208 6 個のプログラマブル出力採用、超低ノイズ、クロック・ジッタ・クリーナ LMK04228 デュアル・ループ PLL 搭載、超低ノイズ、クロック・ジッタ・クリーナ LMK04806 デュアル・カスケード接続 PLL と 2.5GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ LMK04808 デュアル・ループ PLL と 2.9GHz VCO 内蔵、低ノイズ・クロック・ジッタ・クリーナ LMK04816 デュアル・ループ PLL 搭載、3 入力、低ノイズ・クロック・ジッタ・クリーナ LMK04826 1840 ~ 1970MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ LMK04828 2370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。 LMK04906 6 個のプログラマブル出力、超低ノイズ、クロック・ジッタ・クリーナ / 逓倍器
    クロック・バッファ
    LMK00301 3GHz、10 出力、差動ファンアウト・バッファ / レベル・シフタ LMK00304 4 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK00306 6 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK00308 8 個の構成可能出力採用、3.1GHz、差動クロック・バッファ / レベル・シフタ LMK01000 3 個の LVDS 出力と 5 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01010 8 個の LVDS 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01020 8 個の LVPECL 出力、1.6GHz、高性能クロック・バッファ / 分周器 / 分配器 LMK01801 デュアル・クロック分配器
    シミュレーション・モデル

    LMK04000 IBIS Model

    SNOM110.ZIP (52 KB) - IBIS Model
    設計ツール

    CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

    Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    パッケージ ピン数 ダウンロード
    WQFN (RHS) 48 オプションの表示

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL rating / リフローピーク温度
    • MTBF/FIT 推定値
    • 材料 (内容)
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートが活用可能

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ