LMK03806
- 高性能、超低ジッタ クロック ジェネレータ
- 低ジッタ：
- 312.5MHz の出力周波数で 50fs 未満のジッタ (1.875MHz～20MHz)
- 312.5MHz の出力周波数で 150fs 未満のジッタ (12kHz～20MHz)
- 低コストの水晶振動子または外部クロックから複数のクロックを生成
- プログラマブル出力フォーマット (LVDS、LVPECL、CMOS) による 14 の出力
- 最大 8 つの固有の出力周波数。
- 産業用温度範囲：-40℃～85℃
- 調節可能な VCO 周波数：2.37 GHz ～ 2.6 GHz
- プログラミング可能な分周器により、低コストの水晶振動子から複数のクロックを生成。
- 3.15V～3.45V で動作
LMK03806は、高性能かつ超低ジッタのマルチレート・クロック・ジェネレータであり、最高2.6GHzの周波数で14の出力において8つの異なる周波数を同時生成できます。各出力クロックはLVDS、LVPECL、またはLVCMOSフォーマットでプログラミング可能です。LMK03806は高性能な整数N PLL、低ノイズVCO、プログラマブル出力分周器を内蔵しており、低コストの水晶振動子からSONET、イーサネット、ファイバ・チャネル、XAUI、バックプレーン、PCIe、SATA、ネットワーク・プロセッサ用に複数の基準クロックを生成できます。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK03806 超低ジッタ・クロック・ジェネレータ、14のプログラマブル出力付き データシート (Rev. K 翻訳版) | PDF | HTML | 英語版 (Rev.K) | PDF | HTML | 2023/12/20 |
| アプリケーション・ノート | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014/06/18 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK03806BEVAL — LMK03806B 評価ボード
LMK03806 評価ボードを使用すると、超低ジッタ・クロック・ジェネレータである LMK03806 の機能と性能の検証を実行できます。
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
このクロック設計ツール ソフトウェアは、部品の選定、ループ フィルタ設計、タイミング デバイス ソリューションのシミュレーションに役立ちます。目的の出力周波数とリファレンス周波数 (オプション) を入力すると、このツールは指定した要件、分周値、ジッタを最小化する推奨ループ フィルタを満たす TI デバイスを提示します。
CLOCKDESIGNTOOL のチュートリアル ビデオ
どのソフトウェアを使用すればよいですか？
製品 | ループ (...) |
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。