製品詳細

Function Ultra-low jitter clock generator Number of outputs 14 Output frequency (Max) (MHz) 2600 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type XTAL, LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features uWire Rating Catalog
Function Ultra-low jitter clock generator Number of outputs 14 Output frequency (Max) (MHz) 2600 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type XTAL, LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features uWire Rating Catalog
WQFN (NKD) 64 81 mm² 9 x 9
  • 高性能、超低ジッタ・クロック・ジェネレータ
  • 低ジッタ
    • 312.5MHzの出力周波数で50fs未満のジッタ(1.875MHz~20MHz)
    • 312.5MHzの出力周波数で150fs未満のジッタ(12kHz~20MHz)
  • 低コストの水晶振動子または外部クロックから複数のクロックを生成。
  • プログラマブル出力フォーマット(LVDS、LVPECL、CMOS)による14の出力
  • 最大8つの固有の出力周波数。
  • 工業用温度範囲: -40~85℃
  • 調整可能なVCO周波数: 2.37~2.6GHz
  • プログラミング可能な分周器により、低コストの水晶振動子から複数のクロックを生成。
  • 3.15V~3.45Vで動作
  • 高性能、超低ジッタ・クロック・ジェネレータ
  • 低ジッタ
    • 312.5MHzの出力周波数で50fs未満のジッタ(1.875MHz~20MHz)
    • 312.5MHzの出力周波数で150fs未満のジッタ(12kHz~20MHz)
  • 低コストの水晶振動子または外部クロックから複数のクロックを生成。
  • プログラマブル出力フォーマット(LVDS、LVPECL、CMOS)による14の出力
  • 最大8つの固有の出力周波数。
  • 工業用温度範囲: -40~85℃
  • 調整可能なVCO周波数: 2.37~2.6GHz
  • プログラミング可能な分周器により、低コストの水晶振動子から複数のクロックを生成。
  • 3.15V~3.45Vで動作

LMK03806は、高性能かつ超低ジッタのマルチレート・クロック・ジェネレータであり、最高2.6GHzの周波数で14の出力において8つの異なる周波数を同時生成できます。各出力クロックはLVDS、LVPECL、またはLVCMOSフォーマットでプログラミング可能です。LMK03806は高性能な整数N PLL、低ノイズVCO、プログラマブル出力分周器を内蔵しており、低コストの水晶振動子からSONET、イーサネット、ファイバ・チャネル、XAUI、バックプレーン、PCIe、SATA、ネットワーク・プロセッサ用に複数の基準クロックを生成できます。

LMK03806は、高性能かつ超低ジッタのマルチレート・クロック・ジェネレータであり、最高2.6GHzの周波数で14の出力において8つの異なる周波数を同時生成できます。各出力クロックはLVDS、LVPECL、またはLVCMOSフォーマットでプログラミング可能です。LMK03806は高性能な整数N PLL、低ノイズVCO、プログラマブル出力分周器を内蔵しており、低コストの水晶振動子からSONET、イーサネット、ファイバ・チャネル、XAUI、バックプレーン、PCIe、SATA、ネットワーク・プロセッサ用に複数の基準クロックを生成できます。

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK03806 超低ジッタ・クロック・ジェネレータ、14のプログラマブル出力付き データシート (Rev. J 翻訳版) PDF | HTML 英語版をダウンロード (Rev.J) PDF | HTML 2018年 6月 27日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技術記事 Clocking sampled systems to minimize jitter 2014年 7月 31日
アプリケーション・ノート Crystal or Crystal Oscillator Replacement with Silicon Devices 2014年 6月 18日
技術記事 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
EVM ユーザー ガイド (英語) LMK03806B Evaluation Board User Guide (Rev. A) 2013年 11月 26日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

LMK03806BEVAL — LMK03806B 評価ボード

LMK03806 評価ボードを使用すると、超低ジッタ・クロック・ジェネレータである LMK03806 の機能と性能の検証を実行できます。

ユーザー・ガイド: PDF
TI.com で取り扱いなし
アプリケーション・ソフトウェアとフレームワーク

CLOCKDESIGNTOOL — クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
ユーザー・ガイド: PDF
アプリケーション・ソフトウェアとフレームワーク

TICSPRO-SW — TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェア

TICS (テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ・ロック・ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
IDE (統合開発環境)、コンパイラ、またはデバッガ

CODELOADER — CodeLoader デバイス・レジスタ・プログラミング

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

(...)

ユーザー・ガイド: PDF
シミュレーション・モデル

LMK03806 IBIS Model (Rev. B)

SNAM102B.ZIP (101 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
設計ツール

CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ