LMK00306
- 3:1 Input Multiplexer
- Two Universal Inputs Operate up to 3.1 GHz
and Accept LVPECL, LVDS, CML, SSTL,
HSTL, HCSL, or Single-Ended Clocks - One Crystal Input Accepts a 10 to 40 MHz
Crystal or Single-Ended Clock
- Two Universal Inputs Operate up to 3.1 GHz
- Two Banks with 3 Differential Outputs Each
- LVPECL, LVDS, HCSL, or Hi-Z (Selectable
Per Bank) - LVPECL Additive Jitter with LMK03806 Clock
Source at 156.25 MHz:- 20 fs RMS (10 kHz to 1 MHz)
- 51 fs RMS (12 kHz to 20 MHz)
- LVPECL, LVDS, HCSL, or Hi-Z (Selectable
- High PSRR: –65 / –76 dBc (LVPECL/LVDS) at
156.25 MHz - LVCMOS Output with Synchronous Enable Input
- Pin-Controlled Configuration
- VCC Core Supply: 3.3 V ± 5%
- 3 Independent VCCO Output Supplies: 3.3 V/2.5 V
± 5% - Industrial Temperature Range: –40°C to +85°C
- 36-lead WQFN (6 mm × 6 mm)
The LMK00306 is a 3-GHz, 6-output differential fanout buffer intended for high-frequency, low-jitter clock/data distribution and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of 3 differential outputs and one LVCMOS output. Both differential output banks can be independently configured as LVPECL, LVDS, or HCSL drivers, or disabled. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00306 operates from a 3.3 V core supply and 3 independent 3.3 V/2.5 V output supplies.
The LMK00306 provides high performance, versatility, and power efficiency, making it ideal for replacing fixed-output buffer devices while increasing timing margin in the system.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK00306 3-GHz 6-Output Ultra-Low Additive Jitter Differential Clock Buffer/Level Translator データシート (Rev. D) | PDF | HTML | 2016/03/28 | ||
| アプリケーション・ノート | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/09/03 | |||
| アプリケーション・ノート | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK00306EVM — LMK00306 評価ボード
The LMK00306 Evaluation Board allows functional and performance verification of the LMK00306 high-performance 6-output differential clock buffer device.
CLOCKDESIGNTOOL — Clock Design Tool Software
このクロック設計ツール ソフトウェアは、部品の選定、ループ フィルタ設計、タイミング デバイス ソリューションのシミュレーションに役立ちます。目的の出力周波数とリファレンス周波数 (オプション) を入力すると、このツールは指定した要件、分周値、ジッタを最小化する推奨ループ フィルタを満たす TI デバイスを提示します。
CLOCKDESIGNTOOL のチュートリアル ビデオ
どのソフトウェアを使用すればよいですか？
製品 | ループ (...) |
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NJK) | 36 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。