GERU007B June   2015  – March 2025

 

  1.   1
  2.   Beschreibung
  3.   Ressourcen
  4.   Merkmale
  5.   Anwendungen
  6.   6
  7. 1 Systembeschreibung
    1. 1.1 Design-Übersicht
    2. 1.2 Analoger inkrementelle Sin/Cos-Encoder
      1. 1.2.1 Sin/Cos-Encoder-Ausgangssignale
      2. 1.2.2 Beispiele für elektrische Sin/Cos-Encoder-Parameter
    3. 1.3 Methode zur Berechnung der hochauflösenden Position mit Sin/Cos-Encodern
      1. 1.3.1 Theoretischer Ansatz
        1. 1.3.1.1 Übersicht
        2. 1.3.1.2 Berechnung des Winkels mit grober Auflösung
        3. 1.3.1.3 Berechnung des Winkels mit feiner Auflösung
        4. 1.3.1.4 Berechnung des interpolierten hochauflösenden Winkels
        5. 1.3.1.5 Praktische Implementierung für nicht ideale Synchronisation
        6. 1.3.1.6 Überlegungen zu Auflösung, Genauigkeit und Geschwindigkeit
    4. 1.4 Auswirkungen von Sin/Cos-Encoder-Parametern auf die Spezifikation analoger Schaltkreise
      1. 1.4.1 Überlegungen zum Design der analogen Signalkette für die Phaseninterpolation
      2. 1.4.2 Systemdesign der Komparatorfunktion für inkrementelle Anzahl
  8. 2 Designmerkmale
    1. 2.1 Sin/Cos-Encoder-Schnittstelle
    2. 2.2 Hostprozessor-Schnittstelle
    3. 2.3 Evaluierungs-Firmware
    4. 2.4 Power-Management
    5. 2.5 EMV-Störfestigkeit
  9. 3 Blockschaltbild
  10. 4 Schaltkreisdesign und Komponentenauswahl
    1. 4.1 Analoge Signalkette
      1. 4.1.1 Hochauflösender Signalweg mit 16-Bit-Doppelabtastungs-ADC
        1. 4.1.1.1 Komponentenauswahl
        2. 4.1.1.2 Eingangssignalabschluss und -schutz
        3. 4.1.1.3 Differenzialverstärker THS4531A und 16-Bit-ADC ADS8354
      2. 4.1.2 Analoger Signalweg mit unsymmetrischem Ausgang für MCU mit eingebettetem ADC
      3. 4.1.3 Komparator-Subsystem für die digitalen Signale A, B und R
        1. 4.1.3.1 Nicht invertierender Komparator mit Hysterese
    2. 4.2 Power-Management
      1. 4.2.1 24-V-Eingang auf 6-V-Zwischenschiene
      2. 4.2.2 Encoder-Versorgung
      3. 4.2.3 Signalketten-Stromversorgung 5 V und 3,3 V
    3. 4.3 Hostprozessor-Schnittstelle
      1. 4.3.1 Signalbeschreibung
      2. 4.3.2 Hochauflösender Pfad unter Verwendung des 16-Bit-Dual-ADC ADS8354 mit seriellem Ausgang
        1. 4.3.2.1 Ausgabedatenformat des Vollausschlagsbereichs von ADS8354
        2. 4.3.2.2 Serielle Datenschnittstelle von ADS8354
        3. 4.3.2.3 Wandlungsdaten von ADS8354 lesen
        4. 4.3.2.4 Registerkonfiguration für ADS8354
    4. 4.4 Encoder-Anschluss
    5. 4.5 Design-Upgrades
  11. 5 Softwaredesign
    1. 5.1 Übersicht
    2. 5.2 C2000-Piccolo-Firmware
    3. 5.3 Benutzerschnittstelle
  12. 6 Erste Schritte
    1. 6.1 TIDA-00176-Platinen-Übersicht
    2. 6.2 Anschlüsse und Jumpereinstellungen
      1. 6.2.1 Übersicht über Anschlüsse und Jumper
      2. 6.2.2 Standard-Jumperkonfiguration
    3. 6.3 Design-Evaluierung
      1. 6.3.1 Voraussetzungen
      2. 6.3.2 Hardware-Einrichtung
      3. 6.3.3 Software-Einrichtung
      4. 6.3.4 Benutzerschnittstelle
  13. 7 Prüfergebnisse
    1. 7.1 Analoge Leistungstests
      1. 7.1.1 Hochauflösender Signalweg
        1. 7.1.1.1 Bode-Diagramm des Analogpfads vom Encoder-Anschluss bis zum ADS8354-Eingang
        2. 7.1.1.2 Leistungsdiagramme (DFT) für den gesamten hochauflösenden Signalweg
        3. 7.1.1.3 Hintergrundinformationen zu AC-Leistungsdefinitionen für ADCs
      2. 7.1.2 Analoger Differential-to-single-ended-Signalweg
      3. 7.1.3 Komparator-Subsystem mit digitalen Ausgangssignalen ATTL, BTTL und RTTL
    2. 7.2 Stromversorgungstests
      1. 7.2.1 24-V-DC/DC-Eingangsversorgung
        1. 7.2.1.1 Lastleitungsregelung
        2. 7.2.1.2 Ausgangsspannungswelligkeit
        3. 7.2.1.3 Schaltknoten und Schaltfrequenz
        4. 7.2.1.4 Wirkungsgrad
        5. 7.2.1.5 Bode-Diagramm
        6. 7.2.1.6 Thermisches Diagramm
      2. 7.2.2 Ausgangsspannung der Encoder-Stromversorgung
      3. 7.2.3 5-V- und 3,3-V-Point-of-Load
    3. 7.3 Systemleistung
      1. 7.3.1 Sin/Cos-Encoder-Ausgangssignal-Emulation
        1. 7.3.1.1 Ein-Perioden-Test (inkrementelle Phase)
        2. 7.3.1.2 Ein mechanischer Umdrehungstest bei maximaler Geschwindigkeit
    4. 7.4 Sin/Cos-Encoder-Systemtests
      1. 7.4.1 Nullindex-Marker R
      2. 7.4.2 System-Funktionstests
    5. 7.5 EMV-Testergebnis
      1. 7.5.1 Testeinrichtung
      2. 7.5.2 ESD-Prüfergebnisse nach IEC 61000-4-2
      3. 7.5.3 EFT-Prüfergebnisse nach IEC 61000-4-4
      4. 7.5.4 Stoßspannungsprüfungsergebnisse nach IEC 61000-4-5
  14. 8 Designdateien
    1. 8.1 Schaltpläne
    2. 8.2 Stückliste
    3. 8.3 PCB-Layout-Richtlinien
      1. 8.3.1 Platinenschichtdiagramme
    4. 8.4 Altium-Projekt
    5. 8.5 Gerber-Dateien
    6. 8.6 Softwaredateien
  15. 9 Quellennachweise
  16. 10Autorenprofil
    1.     Danksagung
  17. 11Revisionsverlauf

4.3.1 Signalbeschreibung

Für den Anschluss an einen Hostprozessor steht eine 10-polige Stiftleisten-Schnittstelle zur Verfügung. Die Stiftleiste liefert die erforderlichen Signale zur Berechnung des hochauflösenden interpolierten Winkels für beide Signalwege mit dem Dual-16-Bit-ADC ADS8354 und einem eingebetteten Dual-S/H-ADC, sofern verfügbar.

Die Schnittstelle ist kompatibel zu Systemen mit 3,3-V-E/A. Um eine stabile GND-Verbindung zu haben, sind alle ungeraden Pins GND zugeordnet. Die verfügbaren Signale sind in Tabelle 4-1 aufgelistet.

Tabelle 4-1 TIDA-00176-Schnittstellenanschluss zur Host-MCU
FUNKTIONSIGNALEE/A (3,3 V)KOMMENTAR
Hochauflösender 16-Bit-Ausgangskanal für A, B mit ADS8354 und SPI (Slave)SDI (E)Digital-EingangDateneingang für serielle Kommunikation. Wird für die Konfiguration des dualen Abtastmodus verwendet
/CS (E)Digital-EingangChip-Auswahlsignal; Active-Low. Abfallende Flanke von /CS latcht den Analogeingang (Hold) und initiiert eine neue Wandlung. Verwenden Sie die abfallende Flanke von /CS, um den QEP-Zähler synchron auf dem Hostprozessor zu latchen, wie z. B. auf dem Piccolo-MCU
SCLK (E)Digitaleingang, bis zu 24 MHzTaktgeber für serielle Kommunikation
SDO_A (A)DigitalausgangDatenausgang für serielle Kommunikation, Kanal A und Kanal B. 16-Bit-2-Komplementärdaten auf jedem Kanal A und Kanal B. Signalverstärkungsfaktor zwischen Eingang und Ausgang = 5.
SDO_B (A)DigitalausgangDatenausgang für seriellen Kommunikationskanal B.
Digitale quadraturcodierte Signale A, B und Index-Marker RATTL (A)Digitalausgang160 mV Hysterese für A, B und R, konfigurierbar
BTTL (A)Digitalausgang
RTTL (A)Digitalausgang
Analoger unsymmetrischer Ausgangskanal für A und B.A/Sin (A)Analogausgang 0 bis 3,3 V,
1,65 V Vorspannung (unsymmetrisch)		Nennausgangsbereich:
0,82 V–2,48 V (1,65 ± 0,83 V) für 1 VPP, Verstärkungsfaktor = 1,66, Vorspannung = 1,65 V.
B/cos (A)Analogausgang 0 bis 3,3 V,
1,65 V Vorspannung (unsymmetrisch)		Nennausgangsbereich:
0,82 V–2,48 V (1,65 ± 0,83 V) für 1 VPP, Verstärkungsfaktor = 1,66, Vorspannung = 1,65 V.

Einzelheiten zur Steckerkontaktbelegung siehe Sektion 6.

VORSICHT:

Um die Analogeingangsabtastung des 16-Bit-Doppelabtastungs-ADC ADS8354 mit einem QEP-Inkrementalzählermodul zu synchronisieren, verwenden Sie das /CS-Signal zum ADS8354, um auch den QEP-Zähler zu latchen. Bei einer MCU wie Piccolo muss /CS an den eQEP-Stroboskopeingangspin EPEPxS angeschlossen werden, wobei x die Modulnummer ist. Das Piccolo-eQEPx-Modul kann konfiguriert werden, um den QEP-Zähler an einer abfallenden Flanke des EQEPxS-Pins zu latchen.