GERU007B June   2015  – March 2025

 

  1.   1
  2.   Beschreibung
  3.   Ressourcen
  4.   Merkmale
  5.   Anwendungen
  6.   6
  7. Systembeschreibung
    1. 1.1 Design-Übersicht
    2. 1.2 Analoger inkrementelle Sin/Cos-Encoder
      1. 1.2.1 Sin/Cos-Encoder-Ausgangssignale
      2. 1.2.2 Beispiele für elektrische Sin/Cos-Encoder-Parameter
    3. 1.3 Methode zur Berechnung der hochauflösenden Position mit Sin/Cos-Encodern
      1. 1.3.1 Theoretischer Ansatz
        1. 1.3.1.1 Übersicht
        2. 1.3.1.2 Berechnung des Winkels mit grober Auflösung
        3. 1.3.1.3 Berechnung des Winkels mit feiner Auflösung
        4. 1.3.1.4 Berechnung des interpolierten hochauflösenden Winkels
        5. 1.3.1.5 Praktische Implementierung für nicht ideale Synchronisation
        6. 1.3.1.6 Überlegungen zu Auflösung, Genauigkeit und Geschwindigkeit
    4. 1.4 Auswirkungen von Sin/Cos-Encoder-Parametern auf die Spezifikation analoger Schaltkreise
      1. 1.4.1 Überlegungen zum Design der analogen Signalkette für die Phaseninterpolation
      2. 1.4.2 Systemdesign der Komparatorfunktion für inkrementelle Anzahl
  8. Designmerkmale
    1. 2.1 Sin/Cos-Encoder-Schnittstelle
    2. 2.2 Hostprozessor-Schnittstelle
    3. 2.3 Evaluierungs-Firmware
    4. 2.4 Power-Management
    5. 2.5 EMV-Störfestigkeit
  9. Blockschaltbild
  10. Schaltkreisdesign und Komponentenauswahl
    1. 4.1 Analoge Signalkette
      1. 4.1.1 Hochauflösender Signalweg mit 16-Bit-Doppelabtastungs-ADC
        1. 4.1.1.1 Komponentenauswahl
        2. 4.1.1.2 Eingangssignalabschluss und -schutz
        3. 4.1.1.3 Differenzialverstärker THS4531A und 16-Bit-ADC ADS8354
      2. 4.1.2 Analoger Signalweg mit unsymmetrischem Ausgang für MCU mit eingebettetem ADC
      3. 4.1.3 Komparator-Subsystem für die digitalen Signale A, B und R
        1. 4.1.3.1 Nicht invertierender Komparator mit Hysterese
    2. 4.2 Power-Management
      1. 4.2.1 24-V-Eingang auf 6-V-Zwischenschiene
      2. 4.2.2 Encoder-Versorgung
      3. 4.2.3 Signalketten-Stromversorgung 5 V und 3,3 V
    3. 4.3 Hostprozessor-Schnittstelle
      1. 4.3.1 Signalbeschreibung
      2. 4.3.2 Hochauflösender Pfad unter Verwendung des 16-Bit-Dual-ADC ADS8354 mit seriellem Ausgang
        1. 4.3.2.1 Ausgabedatenformat des Vollausschlagsbereichs von ADS8354
        2. 4.3.2.2 Serielle Datenschnittstelle von ADS8354
        3. 4.3.2.3 Wandlungsdaten von ADS8354 lesen
        4. 4.3.2.4 Registerkonfiguration für ADS8354
    4. 4.4 Encoder-Anschluss
    5. 4.5 Design-Upgrades
  11. Softwaredesign
    1. 5.1 Übersicht
    2. 5.2 C2000-Piccolo-Firmware
    3. 5.3 Benutzerschnittstelle
  12. Erste Schritte
    1. 6.1 TIDA-00176-Platinen-Übersicht
    2. 6.2 Anschlüsse und Jumpereinstellungen
      1. 6.2.1 Übersicht über Anschlüsse und Jumper
      2. 6.2.2 Standard-Jumperkonfiguration
    3. 6.3 Design-Evaluierung
      1. 6.3.1 Voraussetzungen
      2. 6.3.2 Hardware-Einrichtung
      3. 6.3.3 Software-Einrichtung
      4. 6.3.4 Benutzerschnittstelle
  13. Prüfergebnisse
    1. 7.1 Analoge Leistungstests
      1. 7.1.1 Hochauflösender Signalweg
        1. 7.1.1.1 Bode-Diagramm des Analogpfads vom Encoder-Anschluss bis zum ADS8354-Eingang
        2. 7.1.1.2 Leistungsdiagramme (DFT) für den gesamten hochauflösenden Signalweg
        3. 7.1.1.3 Hintergrundinformationen zu AC-Leistungsdefinitionen für ADCs
      2. 7.1.2 Analoger Differential-to-single-ended-Signalweg
      3. 7.1.3 Komparator-Subsystem mit digitalen Ausgangssignalen ATTL, BTTL und RTTL
    2. 7.2 Stromversorgungstests
      1. 7.2.1 24-V-DC/DC-Eingangsversorgung
        1. 7.2.1.1 Lastleitungsregelung
        2. 7.2.1.2 Ausgangsspannungswelligkeit
        3. 7.2.1.3 Schaltknoten und Schaltfrequenz
        4. 7.2.1.4 Wirkungsgrad
        5. 7.2.1.5 Bode-Diagramm
        6. 7.2.1.6 Thermisches Diagramm
      2. 7.2.2 Ausgangsspannung der Encoder-Stromversorgung
      3. 7.2.3 5-V- und 3,3-V-Point-of-Load
    3. 7.3 Systemleistung
      1. 7.3.1 Sin/Cos-Encoder-Ausgangssignal-Emulation
        1. 7.3.1.1 Ein-Perioden-Test (inkrementelle Phase)
        2. 7.3.1.2 Ein mechanischer Umdrehungstest bei maximaler Geschwindigkeit
    4. 7.4 Sin/Cos-Encoder-Systemtests
      1. 7.4.1 Nullindex-Marker R
      2. 7.4.2 System-Funktionstests
    5. 7.5 EMV-Testergebnis
      1. 7.5.1 Testeinrichtung
      2. 7.5.2 ESD-Prüfergebnisse nach IEC 61000-4-2
      3. 7.5.3 EFT-Prüfergebnisse nach IEC 61000-4-4
      4. 7.5.4 Stoßspannungsprüfungsergebnisse nach IEC 61000-4-5
  14. Designdateien
    1. 8.1 Schaltpläne
    2. 8.2 Stückliste
    3. 8.3 PCB-Layout-Richtlinien
      1. 8.3.1 Platinenschichtdiagramme
    4. 8.4 Altium-Projekt
    5. 8.5 Gerber-Dateien
    6. 8.6 Softwaredateien
  15. Quellennachweise
  16. 10Autorenprofil
    1.     Danksagung
  17. 11Revisionsverlauf

Ein-Perioden-Test (inkrementelle Phase)

Die ersten Tests zeigten, dass der vom Signalgenerator mit zwei Ausgängen eingespeiste Fehler deutlich schwerwiegender war als die Genauigkeit des TIDA-00176, was dem Zweck der Tests völlig entgegensteht. Rausch- und Fehlerquellen könnten kurz wie folgt zusammengefasst werden:

  • Verstärkungsfehler (Amplitude von A ungleich Amplitude von B)
  • Phasenverschiebungsfehler (nicht genau 90 Grad konstant wie erwartet)
  • Offsetfehler (Mittelwert des A- oder B-Signals ist nicht gleich 0)
  • HF-Rauschen aufgrund des Quantisierungsfehlers des Funktionsgenerators
  • Frequenzfehler (Frequenz von A ungleich Frequenz von B, selbst wenn die Signale „gekoppelt“ sind)

VORSICHT:

Um den Quantisierungsfehler und das Rauschen des Funktionsgenerators zu reduzieren, wird zwischen dem Signalgenerator und den
TIDA-00176-Eingängen ein 1-K-zu-1-µF-LP-Filter (der 1-K-Widerstand ist eigentlich eine Serie von zwei 500-Ω-Widerständen, um das Netzwerk ausgeglichen zu halten) am Eingang eingesetzt.

Um Verstärkungs-, Offset-, Phasenverschiebungs- und Frequenzfehler zwischen den beiden Kanälen zu beseitigen, wurde die folgende Konfiguration vorgenommen: Nur ein Ausgangssignal, wie oben beschrieben gefiltert, wurde am Encoder-Stecker J8 des TIDA-00176 an die beiden Eingänge A und B angelegt , die somit mit demselben Signal versorgt wurden. Dadurch wird die Einschränkung des Funktionsgenerators beseitigt. Darüber hinaus können Abweichungen zwischen den beiden Kanälen von ADS8354 (und deren jeweiligen Signalumformungswegen) besser ausgewertet werden.

Tatsächlich sollten die von ADS8354 erfassten Daten (im Idealfall) zwei Streams von rohen identischen Daten zeigen, während jede Abweichung auf dieser Ebene aus der Nichtübereinstimmung der beiden Kanäle und nicht aus der Eingabe selbst kommt. Dies kann auch zur Kalibrierung des Systems verwendet werden, da Offset- und Verstärkungsfehlerkorrekturen durchgeführt werden können, um die A- und B-Kanäle vollständig anzugleichen.

Die Daten wurden mit einer Abtastrate von 32 kHz mit dem an das TIDA-00176 angeschlossenen F28069M-LaunchPad erfasst, wie in Sektion 6 beschrieben.

Nachdem die Daten der ADS8354-Kanäle A und B von F28069M erfasst wurden, wurden die 16-Bit-Rohdaten in eine Excel-Datei ausgegeben. Dann wurden die Rohdaten für Kanal B um exakt
90 Grad phasenverschoben. Danach wurde die Phase mit Hilfe des inversen Tangens der Rohdaten A und der um 90 Grad phasenverschobenen Rohdaten B berechnet

Diese Prüfung wurde für die 1,0-V-PP-Amplitude und Frequenzen von 10 Hz bis zu 500 Hz wiederholt. Das Ergebnis ist in den folgenden Abbildungen dargestellt.

TIDA-00176 Phasenfehler über eine Signalperiode, wenn ein 1,0-V-PP/10-Hz-Eingang angewendet wirdAbbildung 7-25 Phasenfehler über eine Signalperiode, wenn ein 1,0-V-PP/10-Hz-Eingang angewendet wird

Innerhalb einer inkrementellen Linie (eine Signalperiode = 360 Grad) bleibt der Phasenfehler deutlich innerhalb von ± 0,02 Grad. Dies entspricht einem Fehler ± 0,02/360 = 0,0055 %. In Bezug auf die 16-Bit-Auflösung entspricht dies nur etwa ± 3 LSB.

Die Rauschverteilung liegt sogar innerhalb von ± 0,01 (± 1,5 LSB). Der Phasenfehler mit der Doppelperiode ist auf eine nicht ideale 90-Grad-Phasenverschiebung zwischen den beiden Signalen A und B zurückzuführen, wie in Sektion 1 beschrieben.

Beachten Sie, dass ein Fehler von ± 0,02 Grad über eine Signalperiode einem Gesamtfehler von ± 10 Mikrograd (0,036 Bogensekunden) für einen Encoder mit einer Zeilenanzahl von 2000 entspricht.

Die gleichen Tests wurden in der thermischen Kammer bei einer Temperatur von 70 °C durchgeführt, um die Systemleistungsdrift und insbesondere den absoluten Fehler in der Winkelposition zu bewerten.

Auch hier kommt die Doppelfrequenzmodulation von der nicht perfekten Anpassung (90-Grad-Phasenverschiebung usw.) des Signals von den zwei Eingängen.

TIDA-00176 Phasenfehler bei 70 °C über eine Signalperiode, wenn ein 1,0-VPP/10-Hz-Eingang angewendet wirdAbbildung 7-26 Phasenfehler bei 70 °C über eine Signalperiode, wenn ein 1,0-VPP/10-Hz-Eingang angewendet wird

Die gleiche Prüfung wurde mit einem 0,6-V-PP-Eingang durchgeführt, wobei die höheren Rausch-/niedrigeren SNR-Bedingungen sichtbar sind:

TIDA-00176 Phasenfehler bei 23 °C Umgebungstemperatur über eine Signalperiode, wenn ein 0,6-VPP/10-Hz-Eingang anwendet wirdAbbildung 7-27 Phasenfehler bei 23 °C Umgebungstemperatur über eine Signalperiode, wenn ein 0,6-VPP/10-Hz-Eingang anwendet wird
TIDA-00176 Phasenfehler bei 70 °C Umgebungstemperatur über eine Signalperiode (eine Umdrehung/2000), wenn ein 0,6-VPP/10-Hz-Eingang anwendet wirdAbbildung 7-28 Phasenfehler bei 70 °C Umgebungstemperatur über eine Signalperiode (eine Umdrehung/2000), wenn ein 0,6-VPP/10-Hz-Eingang anwendet wird

Die extrem geringe Drift gegenüber der Temperatur entspricht den Erwartungen, auch aufgrund der Eigenschaften der ausgewählten Operationsverstärker und angepassten Widerstände, die für die Analogsignalumformung verwendet werden.