GERU007B June   2015  – March 2025

 

  1.   1
  2.   Beschreibung
  3.   Ressourcen
  4.   Merkmale
  5.   Anwendungen
  6.   6
  7. 1 Systembeschreibung
    1. 1.1 Design-Übersicht
    2. 1.2 Analoger inkrementelle Sin/Cos-Encoder
      1. 1.2.1 Sin/Cos-Encoder-Ausgangssignale
      2. 1.2.2 Beispiele für elektrische Sin/Cos-Encoder-Parameter
    3. 1.3 Methode zur Berechnung der hochauflösenden Position mit Sin/Cos-Encodern
      1. 1.3.1 Theoretischer Ansatz
        1. 1.3.1.1 Übersicht
        2. 1.3.1.2 Berechnung des Winkels mit grober Auflösung
        3. 1.3.1.3 Berechnung des Winkels mit feiner Auflösung
        4. 1.3.1.4 Berechnung des interpolierten hochauflösenden Winkels
        5. 1.3.1.5 Praktische Implementierung für nicht ideale Synchronisation
        6. 1.3.1.6 Überlegungen zu Auflösung, Genauigkeit und Geschwindigkeit
    4. 1.4 Auswirkungen von Sin/Cos-Encoder-Parametern auf die Spezifikation analoger Schaltkreise
      1. 1.4.1 Überlegungen zum Design der analogen Signalkette für die Phaseninterpolation
      2. 1.4.2 Systemdesign der Komparatorfunktion für inkrementelle Anzahl
  8. 2 Designmerkmale
    1. 2.1 Sin/Cos-Encoder-Schnittstelle
    2. 2.2 Hostprozessor-Schnittstelle
    3. 2.3 Evaluierungs-Firmware
    4. 2.4 Power-Management
    5. 2.5 EMV-Störfestigkeit
  9. 3 Blockschaltbild
  10. 4 Schaltkreisdesign und Komponentenauswahl
    1. 4.1 Analoge Signalkette
      1. 4.1.1 Hochauflösender Signalweg mit 16-Bit-Doppelabtastungs-ADC
        1. 4.1.1.1 Komponentenauswahl
        2. 4.1.1.2 Eingangssignalabschluss und -schutz
        3. 4.1.1.3 Differenzialverstärker THS4531A und 16-Bit-ADC ADS8354
      2. 4.1.2 Analoger Signalweg mit unsymmetrischem Ausgang für MCU mit eingebettetem ADC
      3. 4.1.3 Komparator-Subsystem für die digitalen Signale A, B und R
        1. 4.1.3.1 Nicht invertierender Komparator mit Hysterese
    2. 4.2 Power-Management
      1. 4.2.1 24-V-Eingang auf 6-V-Zwischenschiene
      2. 4.2.2 Encoder-Versorgung
      3. 4.2.3 Signalketten-Stromversorgung 5 V und 3,3 V
    3. 4.3 Hostprozessor-Schnittstelle
      1. 4.3.1 Signalbeschreibung
      2. 4.3.2 Hochauflösender Pfad unter Verwendung des 16-Bit-Dual-ADC ADS8354 mit seriellem Ausgang
        1. 4.3.2.1 Ausgabedatenformat des Vollausschlagsbereichs von ADS8354
        2. 4.3.2.2 Serielle Datenschnittstelle von ADS8354
        3. 4.3.2.3 Wandlungsdaten von ADS8354 lesen
        4. 4.3.2.4 Registerkonfiguration für ADS8354
    4. 4.4 Encoder-Anschluss
    5. 4.5 Design-Upgrades
  11. 5 Softwaredesign
    1. 5.1 Übersicht
    2. 5.2 C2000-Piccolo-Firmware
    3. 5.3 Benutzerschnittstelle
  12. 6 Erste Schritte
    1. 6.1 TIDA-00176-Platinen-Übersicht
    2. 6.2 Anschlüsse und Jumpereinstellungen
      1. 6.2.1 Übersicht über Anschlüsse und Jumper
      2. 6.2.2 Standard-Jumperkonfiguration
    3. 6.3 Design-Evaluierung
      1. 6.3.1 Voraussetzungen
      2. 6.3.2 Hardware-Einrichtung
      3. 6.3.3 Software-Einrichtung
      4. 6.3.4 Benutzerschnittstelle
  13. 7 Prüfergebnisse
    1. 7.1 Analoge Leistungstests
      1. 7.1.1 Hochauflösender Signalweg
        1. 7.1.1.1 Bode-Diagramm des Analogpfads vom Encoder-Anschluss bis zum ADS8354-Eingang
        2. 7.1.1.2 Leistungsdiagramme (DFT) für den gesamten hochauflösenden Signalweg
        3. 7.1.1.3 Hintergrundinformationen zu AC-Leistungsdefinitionen für ADCs
      2. 7.1.2 Analoger Differential-to-single-ended-Signalweg
      3. 7.1.3 Komparator-Subsystem mit digitalen Ausgangssignalen ATTL, BTTL und RTTL
    2. 7.2 Stromversorgungstests
      1. 7.2.1 24-V-DC/DC-Eingangsversorgung
        1. 7.2.1.1 Lastleitungsregelung
        2. 7.2.1.2 Ausgangsspannungswelligkeit
        3. 7.2.1.3 Schaltknoten und Schaltfrequenz
        4. 7.2.1.4 Wirkungsgrad
        5. 7.2.1.5 Bode-Diagramm
        6. 7.2.1.6 Thermisches Diagramm
      2. 7.2.2 Ausgangsspannung der Encoder-Stromversorgung
      3. 7.2.3 5-V- und 3,3-V-Point-of-Load
    3. 7.3 Systemleistung
      1. 7.3.1 Sin/Cos-Encoder-Ausgangssignal-Emulation
        1. 7.3.1.1 Ein-Perioden-Test (inkrementelle Phase)
        2. 7.3.1.2 Ein mechanischer Umdrehungstest bei maximaler Geschwindigkeit
    4. 7.4 Sin/Cos-Encoder-Systemtests
      1. 7.4.1 Nullindex-Marker R
      2. 7.4.2 System-Funktionstests
    5. 7.5 EMV-Testergebnis
      1. 7.5.1 Testeinrichtung
      2. 7.5.2 ESD-Prüfergebnisse nach IEC 61000-4-2
      3. 7.5.3 EFT-Prüfergebnisse nach IEC 61000-4-4
      4. 7.5.4 Stoßspannungsprüfungsergebnisse nach IEC 61000-4-5
  14. 8 Designdateien
    1. 8.1 Schaltpläne
    2. 8.2 Stückliste
    3. 8.3 PCB-Layout-Richtlinien
      1. 8.3.1 Platinenschichtdiagramme
    4. 8.4 Altium-Projekt
    5. 8.5 Gerber-Dateien
    6. 8.6 Softwaredateien
  15. 9 Quellennachweise
  16. 10Autorenprofil
    1.     Danksagung
  17. 11Revisionsverlauf

7.1.3 Komparator-Subsystem mit digitalen Ausgangssignalen ATTL, BTTL und RTTL

In diesem Abschnitt wurde die Leistung des Komparators mit Hysterese getestet, die die unsymmetrischen analogen Signale A, B und R in digitale Signale umwandelt.

Der Fokus lag dabei auf der Ausbreitungsverzögerung der Komparator-Ausgangssignale ATTL, BTTL und RTTL am Host-Anschluss J6 gegenüber dem Analogeingang an ADS8354 für den hochauflösenden Weg sowie den unsymmetrischen Analogsignalen für den analogen Weg.

Ziel des Tests war es, die Gesamtsignalverzögerung des Komparatorwegs gegenüber dem Analogweg zu messen. Dabei wurden die durch die Hysterese verursachten Verzögerungen, die Phasenverschiebung aufgrund der Tiefpassfilterung und die Ausbreitungsverzögerung des Komparators selbst berücksichtigt.

Da alle drei Kanäle A, B und R absolut symmetrisch in Bezug auf den Komparatorausgang ausgeführt wurden, wurden Messungen nur mit Kanal A durchgeführt.

Die analogen Signale wurden beide mit einer unsymmetrischer Sonde gemessen, daher wurde am Differenzialeingang von ADS8354 nur das positive Differenzialsignal gegen GND gemessen.

Für die Prüfung wurden sinusförmige Eingangssignale am Encoder-Stecker J9, A_P, A_M (Sinus) und B_P, B_M (Kosinus) sowie P_M und R_P eingespeist

Für den hochauflösenden Weg wurde die Amplitude auf 1,0 VPP (typisch) und 0,3 VPP (minimal) mit 100 Hz und 500 kHz (maximal) eingestellt, um das Worst-Case-Szenario für die Ausbreitungsverzögerung zu testen. Für den analogen Weg wurde die Messung bei 0,3 VPP mit 100 Hz und 500 kHz als Eckfälle durchgeführt.

Die Testergebnisse sind in den folgenden Abbildungen dargestellt. Beachten Sie, dass sowohl der hochauflösende Weg (am Differenzeingang von ADS8354) als auch der unsymmetrische Analogweg (an Stecker J6, Pin 12) mit dem Komparatorausgang (an Stecker J6, Pin 18) verglichen werden.

TIDA-00176 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 1,0 VPP, 100 Hz am Encoder-Anschluss J9-1, J9-2Abbildung 7-13 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 1,0 VPP, 100 Hz am Encoder-Anschluss J9-1, J9-2
TIDA-00176 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 1,0 VPP, 500 kHz am Encoder-Anschluss J9-1, J9-2Abbildung 7-15 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 1,0 VPP, 500 kHz am Encoder-Anschluss J9-1, J9-2
TIDA-00176 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 0,3 VPP, 100 Hz am Encoder-Anschluss J9-1, J9-2Abbildung 7-14 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 0,3 VPP, 100 Hz am Encoder-Anschluss J9-1, J9-2
TIDA-00176 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 0,3 VPP, 500 kHz am Encoder-Anschluss J9-1, J9-2Abbildung 7-16 Komparatorausgang ATTL gegenüber Differenzialeingang an ADS8354 und Analogausgang A (J6-12) mit Eingang 0,3 VPP, 500 kHz am Encoder-Anschluss J9-1, J9-2

Wie erwartet, tritt die maximale Gesamtphasenverschiebung einschließlich RC-Filter-Entkopplungsnetzwerken bei 500 kHz mit der niedrigsten Eingangsamplitude auf und beträgt insgesamt rund 320 ns, was 57 Grad entspricht, was deutlich unter 90 Grad und innerhalb der 60-Grad-Spezifikation gemäß Sektion 2 liegt. Die sehr geringe Ausbreitungsverzögerung des TLV3201 mit typischerweise 40 ns hat einen großen Einfluss auf diesen niedrigen Wert. Dies bietet auch eine große Reserve zur Kompensation aller möglichen Spreads in den Parametern, die das Ausmaß der Phasenverzögerung beeinflussen, wie z. B. durch Tiefpassfilter usw.

Die Ausbreitungsverzögerung bei 100 Hz ist nahezu die gleiche wie beim hochauflösenden Kanal, da die Verzögerung bei niedrigeren Frequenzen von der amplitudenabhängigen Hysterese dominiert wird.

Auf dem unsymmetrischen analogen Weg gibt es trotz der 250-ns-Ausbreitungsverzögerung des Komparators mit Hysterese selbst nahezu keine Verzögerung bei 500kHz. Der Grund hierfür ist der starke Tiefpassfilter am unsymmetrischen Analogausgang (R = 100 Ω, C = 4,7 nF) zur Ansteuerung eines eingebetteten ADC mit geschaltetem Kondensator wie im Piccolo-MCU. Diese frequenzabhängige Phasenverzögerung kompensiert die Verzögerung des Komparators bei höheren Frequenzen ein wenig.

In einem zweiten Schritt wurde nur die Verzögerung gemessen, die mit dem Komparator mit Hysterese zusammenhängt. Die Verzögerung wurde als Eingang zum Komparator (Analogsignal bei R50) und als Ausgang des Komparators festgelegt. Beachten Sie, dass 0,3 VPP am Encoder-Eingang aufgrund der vorherigen Verstärkerstufe mit dem Verstärkungsfaktor 1,66 am Komparatoreingang etwa 0,5 VPP entspricht.

Die Verzögerung, die nur durch den Komparatorblock (Hysterese und Komparator-Ausbreitungsverzögerung) entsteht, wurde gemessen und ist in Tabelle 7-3 ausgeführt.

Tabelle 7-3 Verzögerung des Hysteresekomparator-Subsystems
EINGANG AM ENCODER-ANSCHLUSSSPANNUNG AM KOMPARATOREINGANG (Z. B. R50)AUSBREITUNGSVERZÖGERUNGPHASENVERZÖGERUNG
1,0 VPP, 100 Hz1,66 V170 µs6,1 Grad
0,3 VPP, 100 Hz0,5 V560 µs20,1 Grad
1,0 VPP, 500 kHz1,52 V120 ns21 Grad
0,3 VPP, 500 kHz0,46 V200 ns36 Grad

Der Unterschied zur Gesamtverzögerung in Abbildung 7-13 zu Abbildung 7-16 liegt am Tiefpassrauschfilter im Analogweg, der für den hochauflösenden Signalweg zu weiteren ca. 22 Grad bei 500 kHz beiträgt. Die Verzögerung liegt jedoch immer noch deutlich unter 90 Grad.

Wenn eine ideale Phasenanpassung gewünscht wird, kann mit THS4531A wie in Sektion 4.5 beschrieben ein entsprechender Tiefpassfilter implementiert werden.