GERU007B June   2015  – March 2025

 

  1.   1
  2.   Beschreibung
  3.   Ressourcen
  4.   Merkmale
  5.   Anwendungen
  6.   6
  7. 1 Systembeschreibung
    1. 1.1 Design-Übersicht
    2. 1.2 Analoger inkrementelle Sin/Cos-Encoder
      1. 1.2.1 Sin/Cos-Encoder-Ausgangssignale
      2. 1.2.2 Beispiele für elektrische Sin/Cos-Encoder-Parameter
    3. 1.3 Methode zur Berechnung der hochauflösenden Position mit Sin/Cos-Encodern
      1. 1.3.1 Theoretischer Ansatz
        1. 1.3.1.1 Übersicht
        2. 1.3.1.2 Berechnung des Winkels mit grober Auflösung
        3. 1.3.1.3 Berechnung des Winkels mit feiner Auflösung
        4. 1.3.1.4 Berechnung des interpolierten hochauflösenden Winkels
        5. 1.3.1.5 Praktische Implementierung für nicht ideale Synchronisation
        6. 1.3.1.6 Überlegungen zu Auflösung, Genauigkeit und Geschwindigkeit
    4. 1.4 Auswirkungen von Sin/Cos-Encoder-Parametern auf die Spezifikation analoger Schaltkreise
      1. 1.4.1 Überlegungen zum Design der analogen Signalkette für die Phaseninterpolation
      2. 1.4.2 Systemdesign der Komparatorfunktion für inkrementelle Anzahl
  8. 2 Designmerkmale
    1. 2.1 Sin/Cos-Encoder-Schnittstelle
    2. 2.2 Hostprozessor-Schnittstelle
    3. 2.3 Evaluierungs-Firmware
    4. 2.4 Power-Management
    5. 2.5 EMV-Störfestigkeit
  9. 3 Blockschaltbild
  10. 4 Schaltkreisdesign und Komponentenauswahl
    1. 4.1 Analoge Signalkette
      1. 4.1.1 Hochauflösender Signalweg mit 16-Bit-Doppelabtastungs-ADC
        1. 4.1.1.1 Komponentenauswahl
        2. 4.1.1.2 Eingangssignalabschluss und -schutz
        3. 4.1.1.3 Differenzialverstärker THS4531A und 16-Bit-ADC ADS8354
      2. 4.1.2 Analoger Signalweg mit unsymmetrischem Ausgang für MCU mit eingebettetem ADC
      3. 4.1.3 Komparator-Subsystem für die digitalen Signale A, B und R
        1. 4.1.3.1 Nicht invertierender Komparator mit Hysterese
    2. 4.2 Power-Management
      1. 4.2.1 24-V-Eingang auf 6-V-Zwischenschiene
      2. 4.2.2 Encoder-Versorgung
      3. 4.2.3 Signalketten-Stromversorgung 5 V und 3,3 V
    3. 4.3 Hostprozessor-Schnittstelle
      1. 4.3.1 Signalbeschreibung
      2. 4.3.2 Hochauflösender Pfad unter Verwendung des 16-Bit-Dual-ADC ADS8354 mit seriellem Ausgang
        1. 4.3.2.1 Ausgabedatenformat des Vollausschlagsbereichs von ADS8354
        2. 4.3.2.2 Serielle Datenschnittstelle von ADS8354
        3. 4.3.2.3 Wandlungsdaten von ADS8354 lesen
        4. 4.3.2.4 Registerkonfiguration für ADS8354
    4. 4.4 Encoder-Anschluss
    5. 4.5 Design-Upgrades
  11. 5 Softwaredesign
    1. 5.1 Übersicht
    2. 5.2 C2000-Piccolo-Firmware
    3. 5.3 Benutzerschnittstelle
  12. 6 Erste Schritte
    1. 6.1 TIDA-00176-Platinen-Übersicht
    2. 6.2 Anschlüsse und Jumpereinstellungen
      1. 6.2.1 Übersicht über Anschlüsse und Jumper
      2. 6.2.2 Standard-Jumperkonfiguration
    3. 6.3 Design-Evaluierung
      1. 6.3.1 Voraussetzungen
      2. 6.3.2 Hardware-Einrichtung
      3. 6.3.3 Software-Einrichtung
      4. 6.3.4 Benutzerschnittstelle
  13. 7 Prüfergebnisse
    1. 7.1 Analoge Leistungstests
      1. 7.1.1 Hochauflösender Signalweg
        1. 7.1.1.1 Bode-Diagramm des Analogpfads vom Encoder-Anschluss bis zum ADS8354-Eingang
        2. 7.1.1.2 Leistungsdiagramme (DFT) für den gesamten hochauflösenden Signalweg
        3. 7.1.1.3 Hintergrundinformationen zu AC-Leistungsdefinitionen für ADCs
      2. 7.1.2 Analoger Differential-to-single-ended-Signalweg
      3. 7.1.3 Komparator-Subsystem mit digitalen Ausgangssignalen ATTL, BTTL und RTTL
    2. 7.2 Stromversorgungstests
      1. 7.2.1 24-V-DC/DC-Eingangsversorgung
        1. 7.2.1.1 Lastleitungsregelung
        2. 7.2.1.2 Ausgangsspannungswelligkeit
        3. 7.2.1.3 Schaltknoten und Schaltfrequenz
        4. 7.2.1.4 Wirkungsgrad
        5. 7.2.1.5 Bode-Diagramm
        6. 7.2.1.6 Thermisches Diagramm
      2. 7.2.2 Ausgangsspannung der Encoder-Stromversorgung
      3. 7.2.3 5-V- und 3,3-V-Point-of-Load
    3. 7.3 Systemleistung
      1. 7.3.1 Sin/Cos-Encoder-Ausgangssignal-Emulation
        1. 7.3.1.1 Ein-Perioden-Test (inkrementelle Phase)
        2. 7.3.1.2 Ein mechanischer Umdrehungstest bei maximaler Geschwindigkeit
    4. 7.4 Sin/Cos-Encoder-Systemtests
      1. 7.4.1 Nullindex-Marker R
      2. 7.4.2 System-Funktionstests
    5. 7.5 EMV-Testergebnis
      1. 7.5.1 Testeinrichtung
      2. 7.5.2 ESD-Prüfergebnisse nach IEC 61000-4-2
      3. 7.5.3 EFT-Prüfergebnisse nach IEC 61000-4-4
      4. 7.5.4 Stoßspannungsprüfungsergebnisse nach IEC 61000-4-5
  14. 8 Designdateien
    1. 8.1 Schaltpläne
    2. 8.2 Stückliste
    3. 8.3 PCB-Layout-Richtlinien
      1. 8.3.1 Platinenschichtdiagramme
    4. 8.4 Altium-Projekt
    5. 8.5 Gerber-Dateien
    6. 8.6 Softwaredateien
  15. 9 Quellennachweise
  16. 10Autorenprofil
    1.     Danksagung
  17. 11Revisionsverlauf

7.1.1.2 Leistungsdiagramme (DFT) für den gesamten hochauflösenden Signalweg

Für die folgenden Tests wurde die gesamte hochauflösende Signalkette mit dem über einen RC-Filter mit dem dualen 16-Bit-ADC ADS8354 verbundenen Differenzverstärker THS4531A getestet. An den Differenzeingangspins des Encoders wurde ein sinusförmiges Testsignal eingespeist, und die digitalen 16-Bit-Daten wurden analysiert.

Die Analyse wurde in der Frequenzdomäne durchgeführt, um die Leistung auf das Signal-Rausch-Verhältnis (SNR), die harmonische Gesamtverzerrung (THD), das Signal-zu-Rausch-und-Verzerrung-Verhältnis (SINAD) sowie die effektive Anzahl von Bits (ENOB) zu bewerten. Im Wesentlichen stellen alle diese Parameter verschiedene Möglichkeiten dar, das Rauschen und die Verzerrungsleistung eines ADC auf der Grundlage einer FFT-Analyse (schnelle Fourier-Transformation) zu quantifizieren. Am Ende dieses Abschnitts erhalten Sie eine kurze Einführung in die Theorie der Rauschmessung mit ADCs.

Für den Test wurden zwei Arten von Eingangssignalen verwendet:

  • eine extrem rauscharme Gleichstromquelle mit 1,8 V
  • ein 1-kHz-Sinussignal mit einer Amplitude von 0,6 VPP, das eine niedrige Ausgabe von Sin/Cos-Encodern darstellt

Das Eingangssignal wird jeweils an einen der Eingangskanäle A+, A– oder B+, B– angelegt, während der andere Kanal nicht verbunden ist. Ziel ist es, den extrem niedrigen Übersprechpegel zwischen den beiden Kanälen A und B (bzw. Sinus und Kosinus) zu messen und hervorzuheben.

Der DC-Eingang wird verwendet, um das beste Rauschverhalten zu gewährleisten (da kein Rauschen vom Eingang/der Quelle kommt). Das 1-kHz-Sinussignal wird verwendet, um die effektive Anzahl von Bits auf den beiden parallelen Kanälen zu messen.

Die beiden Kanäle A und B wurden bei 32 kHz abgetastet und 8192 aufeinanderfolgende 16-Bit-Samples wurden jeweils für Kanal A und B erfasst. Die DFT wurde für die erfassten Daten berechnet, um SNR und THD zu messen.

Die Ergebnisse sind in den folgenden Abbildungen dargestellt.

TIDA-00176 DFT des 16-Bit-Kanal-A-Ausgangs mit 1,8 V DC an Eingang A.Abbildung 7-4 DFT des 16-Bit-Kanal-A-Ausgangs mit 1,8 V DC an Eingang A.
TIDA-00176 DFT des 16-Bit-Kanal-B-Ausgangs mit 1,8 V DC an Eingang B.Abbildung 7-5 DFT des 16-Bit-Kanal-B-Ausgangs mit 1,8 V DC an Eingang B.

In den obigen Abbildungen liegt das gemessene Grundrauschen unter 120 dB, was bedeutet, dass dies die beste Leistung ist, die erreicht werden konnte. Beachten Sie auch, dass sich die Kurven auf den vollen Eingangsbereich beziehen, d. h. die maximale Amplitude. 0 dB entsprechen dem maximal möglichen Eingang für ADS8354, der in dieser Konfiguration 2 VPP wäre.

Die folgenden Abbildungen zeigen die DFT des gesamten hochauflösenden Kanals bei einer sinusförmigen Eingangsspannung von 0,6 VPP Amplitude und 1 kHz. Dies entspricht einem Eingangspegel von etwa – 6 dB gegenüber dem theoretischen Vollausschlagsbereich des Eingangs.

Das Eingangssignal wurde entweder auf Kanal A oder Kanal B angelegt. Der andere Kanal wurde offen gelassen, um auch das Übersprechen zu messen.

TIDA-00176 DFT des 16-Bit-Kanal-A-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang AAbbildung 7-6 DFT des 16-Bit-Kanal-A-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang A
TIDA-00176 DFT des 16-Bit-Kanal-B-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang AAbbildung 7-7 DFT des 16-Bit-Kanal-B-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang A
TIDA-00176 DFT des 16-Bit-Kanal-B-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang BAbbildung 7-8 DFT des 16-Bit-Kanal-B-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang B
TIDA-00176 DFT des 16-Bit-Kanal-A-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang BAbbildung 7-9 DFT des 16-Bit-Kanal-A-Ausgangs mit 600-mVPP/1-kHz-Sinuswelleneingang am Eingang B

Diese Abbildungen beziehen sich auf den theoretischen Vollausschlag-Eingangsbereich. Beachten Sie, dass die erste und zweite Oberschwingung des sinusförmigen 1-kHz-Signals auf die Signalquelle selbst zurückzuführen sind (normalerweise wird ein sehr aggressiver Notch-Filter verwendet, um die Frequenz des Testsignals zu isolieren, siehe z. B. auch SLAU515).

Beachten Sie auch, dass das 1-kHz-Signal eine leichte Frequenzspreizung hat. Dies liegt nicht an der TIDA-00176-Hardware, sondern an einem Jitter in der F28069-Software-Implementierung, der dafür sorgte, dass die SPI-Übertragung die ADS8354-Wandlung (Hold-Modus) mit einem Jitter von einem CPU-Taktzyklus (12,5 ns) startete.

Die obigen Abbildungen haben auch gezeigt, dass es so gut wie kein Übersprechen zwischen den beiden analogen Kanälen für Sinus (Signal A+, A–) und Cosinus (B+, B–) gibt. Das Spektrum (DFT) ist die Hälfte der Abtastfrequenz (die zweite Hälfte des Spektrums ist eine spekuläre Kopie der ersten Hälfte, weshalb sie nicht in den Diagrammen angezeigt wird). Das Von-Hann-Fenster (https://de.wikipedia.org/w/index.php?title=Fensterfunktion#Von-Hann-Fenster) dient zur Gewichtung der Daten, um sauberere Kurven im Frequenzbereich zu erhalten.

Für dieses Design können dann THD, SNR und ENOB im Vergleich zum Vollausschlag-Signal berechnet werden und sind in Tabelle 7-2 aufgelistet.

Tabelle 7-2 Typische Leistung des hochauflösenden Signalwegs (THS4531A und ADS8354)
PARAMETERWERT (GEMESSEN)
SNR89,1 dB
SINAD88,5 dB
ENOB14,4 Bit
Übersprechen– 107 bis – 109 dB