JAJSMP3 November 2024 LMK5C22212A
ADVANCE INFORMATION
各 APLL は、40 ビットの分周 N デバイダを搭載しており、高分解能の周波数合成と、非常に小さい位相ノイズとジッタをサポートします。各 APLLには、DPLL モードのシグマ-デルタ変調器 (SDM) 制御により VCO 周波数を調整する機能もあります。カスケード モードでは、各 APLL は VCO 周波数を別の VCO 周波数にロックできます。
フリーラン モードでは、BAW APLL は VCBO への初期レファレンス クロックとして XO 入力を使用します。BAW APLL の PFD は、分周 N デバイダ クロックをレファレンス クロックと比較し、制御信号を生成します。制御信号は BAW APLL ループ フィルタによってフィルタ処理され、VCBO 出力周波数を設定する制御電圧が生成されます。SDM では N 分圧比を変調して、PFD 入力と VCBO 出力との間で目的の分周比が得られます。LC VCO を使用したもう一つの通常の APLL は、VCBO と同様に動作します。ユーザーは、VCBO クロックまたは XO クロックのいずれかからレファレンス電圧を選択できます。
DPLL モードでは、DPLL ループによって APLL 分数 SDM が制御され、DPLL リファレンス入力で VCO 周波数がロックされます。たとえば、「APLL が DPLL とカスケード接続されていない場合の例」では、APLL2 が VCO1 からリファレンスを取得し、VCO2 は実質的に DPLL1 のリファレンス入力にロックされます (APLL2 の分数 N 分周比によって合成誤差が生じない場合を前提としています)。