JAJSVX5 December 2024 MCF8315D
PRODUCTION DATA
Hardware_Configuration レジスタのメモリマップされたレジスタを、表 7-21 に示します。表 7-21 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。
| オフセット | 略称 | レジスタ名 | セクション |
|---|---|---|---|
| A4h | PIN_CONFIG | ハードウェア ピン設定 | セクション 7.3.1 |
| A6h | DEVICE_CONFIG1 | デバイス設定 1 | セクション 7.3.2 |
| A8h | DEVICE_CONFIG2 | デバイス設定 2 | セクション 7.3.3 |
| AAh | PERI_CONFIG1 | ペリフェラル設定 1 | セクション 7.3.4 |
| ACh | GD_CONFIG1 | ゲート ドライバ設定 1 | セクション 7.3.5 |
| AEh | GD_CONFIG2 | ゲート ドライバ設定 2 | セクション 7.3.6 |
表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 7-22 に、このセクションでアクセス タイプに使用しているコードを示します。
| アクセス タイプ | 表記 | 概要 |
|---|---|---|
| 読み取りタイプ | ||
| R | R | 読み出し |
| 書き込みタイプ | ||
| W | W | 書き込み |
| リセットまたはデフォルト値 | ||
| -n | リセット後の値またはデフォルト値 | |
図 7-17 に、PIN_CONFIG を示し、表 7-23 に、その説明を示します。
概略表に戻ります。
ハードウェア ピンを設定するためのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | PWM_DITHER_STEP | VDC_FILTER | LEAD_ANGLE | ||||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| LEAD_ANGLE | MAX_POWER | ||||||
| R/W-0h | R/W-0h | ||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| MAX_POWER | FG_IDLE_CONFIG | FG_FAULT_CONFIG | |||||
| R/W-0h | R/W-0h | R/W-0h | |||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| FG_FAULT_CONFIG | ALARM_PIN_EN | BRAKE_PIN_MODE | ALIGN_BRAKE_ANGLE_SEL | BRAKE_INPUT | SPEED_MODE | ||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30-29 | PWM_DITHER_STEP | R/W | 0h | PWM ディザリング スルーレート
|
| 28-27 | VDC_FILTER | R/W | 0h | VDC (VM) フィルタ係数
|
| 26-22 | LEAD_ANGLE | R/W | 0h | 進角。電圧モードでは、正の値は印加された電圧が BEMF より先行していることを示し、負の値は印加された電圧が BEMF より遅れていることを示します。その他のモードでは、正は負の id リファレンスを意味し、負は正の id リファレンスを意味します。
|
| 21-11 | MAX_POWER | R/W | 0h | 電力ループまたは電力制限の最大電力。最大電力 (W) = (MAX_POWER / 211) * 100 |
| 10-9 | FG_IDLE_CONFIG | R/W | 0h | モーター停止 / アイドル状態中の FG 設定
|
| 8-7 | FG_FAULT_CONFIG | R/W | 0h | フォルト状態時の FG の設定。FG_CONFIG 1 の場合、FG_BEMF_THR によって BEMF スレッショルドを設定
|
| 6 | ALARM_PIN_EN | R/W | 0h | ALARM ピンの有効化
|
| 5 | BRAKE_PIN_MODE | R/W | 0h | BRAKE ピン モード
|
| 4 | ALIGN_BRAKE_ANGLE_SEL | R/W | 0h | アライン ブレーキ角を選択
|
| 3-2 | BRAKE_INPUT | R/W | 0h | BRAKE ピンのオーバーライド
|
| 1-0 | SPEED_MODE | R/W | 0h | モーター制御入力ソースを設定
|
図 7-18 に、DEVICE_CONFIG1 を示し、表 7-24 に、その説明を示します。
概略表に戻ります。
デバイスを設定するためのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | RESERVED | DAC_SOx_SEL | PWM_DITHER_MODE | I2C_TARGET_ADDR | |||
| R/W-0h | R-0h | R/W-0h | R/W-0h | R/W-0h | |||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| I2C_TARGET_ADDR | EEPROM_LOCK_KEY | ||||||
| R/W-0h | W-0h | ||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| EEPROM_LOCK_KEY | |||||||
| W-0h | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| EEPROM_LOCK_KEY | SLEW_RATE_I2C_PINS | PULLUP_ENABLE | BUS_VOLT | ||||
| W-0h | R/W-0h | R/W-0h | R/W-0h | ||||
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30 | RESERVED | R | 0h | 予約済み |
| 29-28 | DAC_SOx_SEL | R/W | 0h | DACOUT2 と SOx チャネルから選択
|
| 27 | PWM_DITHER_MODE | R/W | 0h | PWM ディザリング モード
|
| 26-20 | I2C_TARGET_ADDR | R/W | 0h | I2C ターゲット アドレス |
| 19-5 | EEPROM_LOCK_KEY | W | 0h | EEPROM R/W 保護が有効な場合の EEPROM ロック / ロック解除キー。このビットフィールドは、読み出すと常に 0 です。 |
| 4-3 | SLEW_RATE_I2C_PINS | R/W | 0h | I2C ピンのスルーレート制御
|
| 2 | PULLUP_ENABLE | R/W | 0h | nFAULT および FG ピンの内部プルアップの有効化
|
| 1-0 | BUS_VOLT | R/W | 0h | 最大 DC バス電圧の設定
|
図 7-19 に、DEVICE_CONFIG2 を示し、表 7-25 に、その説明を示します。
概略表に戻ります。
デバイスを設定するためのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | INPUT_MAXIMUM_FREQ | ||||||
| R/W-0h | R/W-0h | ||||||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| INPUT_MAXIMUM_FREQ | |||||||
| R/W-0h | |||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| SLEEP_ENTRY_TIME | DYNAMIC_CSA_GAIN_EN | DYNAMIC_VOLTAGE_GAIN_EN | DEV_MODE | PWM_DITHER_DEPTH | EXT_CLK_EN | ||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| EXT_CLK_CONFIG | EXT_WDT_EN | EXT_WDT_CONFIG | EXT_WDT_INPUT_MODE | EXT_WDT_FAULT_MODE | |||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | |||
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30-16 | INPUT_MAXIMUM_FREQ | R/W | 0h | 「SPEED ピンの周波数による制御」を使った入力リファレンス モードの SPEED ピンの入力周波数 (100% デューティ サイクルに対応)。デューティ サイクル = 入力周波数 / INPUT_MAXIMUM_FREQ |
| 15-14 | SLEEP_ENTRY_TIME | R/W | 0h | SLEEP_ENTRY_TIME の間、入力ソース (SPEED_MODE) がスリープ開始エントリ スレッショルド以下に保持されると、本デバイスはスリープモードに移行します。
|
| 13 | DYNAMIC_CSA_GAIN_EN | R/W | 0h | あらゆる電流レベルで最適な電流分解能が得られるように、CSA ゲインを自動的に調整します。
|
| 12 | DYNAMIC_VOLTAGE_GAIN_EN | R/W | 0h | あらゆる電圧レベルで最適な電圧分解能が得られるように、電圧ゲインを自動的に調整します。
|
| 11 | DEV_MODE | R/W | 0h | デバイス モード選択
|
| 10-9 | PWM_DITHER_DEPTH | R/W | 0h | PWM ディザリング深度
|
| 8 | EXT_CLK_EN | R/W | 0h | 外部 クロック モードの有効化
|
| 7-5 | EXT_CLK_CONFIG | R/W | 0h | 外部クロック周波数設定
|
| 4 | EXT_WDT_EN | R/W | 0h | 外部ウォッチドッグの有効化
|
| 3-2 | EXT_WDT_CONFIG | R/W | 0h | ウォッチドッグ ティックルの時間間隔 (GPIO/I2C)
|
| 1 | EXT_WDT_INPUT_MODE | R/W | 0h | 外部ウォッチドッグ入力ソース
|
| 0 | EXT_WDT_FAULT_MODE | R/W | 0h | 外部ウォッチドッグ フォルト モード
|
図 7-20 に、PERI_CONFIG1 を示し、表 7-26 に、その説明を示します。
概略表に戻ります。
ペリフェラル 1 へのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | SPREAD_SPECTRUM_MODULATION_DIS | RESERVED | NO_MTR_FLT_CLOSEDLOOP_DIS | ABNORMAL_BEMF_PERSISTENT_TIME | FLUX_WEAK_REF | ||
| R/W-0h | R/W-0h | R-0h | R/W-0h | R/W-0h | R/W-0h | ||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| INPUT_REFERENCE_WINDOW | BUS_POWER_LIMIT_ENABLE | DIR_INPUT | DIR_CHANGE_MODE | SPEED_LIMIT_ENABLE | ACTIVE_BRAKE_SPEED_DELTA_LIMIT_ENTRY | ||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| ACTIVE_BRAKE_SPEED_DELTA_LIMIT_ENTRY | ACTIVE_BRAKE_MOD_INDEX_LIMIT | SPEED_RANGE_SEL | INPUT_REFERENCE_MODE | ||||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | ||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| INPUT_REFERENCE_MODE | EEPROM_LOCK_MODE | RESERVED | |||||
| R/W-0h | R/W-0h | R-0h | |||||
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30 | SPREAD_SPECTRUM_MODULATION_DIS | R/W | 0h | スペクトラム拡散変調 (SSM) の無効化
|
| 29 | RESERVED | R | 0h | 予約済み |
| 28 | NO_MTR_FLT_CLOSEDLOOP_DIS | R/W | 0h | 閉ループでモーターなしフォルトの無効化
|
| 27-26 | ABNORMAL_BEMF_PERSISTENT_TIME | R/W | 0h | 異常 BEMF フォルト検出のグリッチ除去時間
|
| 25-24 | FLUX_WEAK_REF | R/W | 0h | 弱め界磁コントローラのリファレンス
|
| 23-22 | INPUT_REFERENCE_WINDOW | R/W | 0h | 出力がウィンドウ内に到達すると、すべての制御ループを無効化します。
|
| 21 | BUS_POWER_LIMIT_ENABLE | R/W | 0h | バス電力制限を有効化します。電力モードを除くすべての入力リファレンス モードで、入力 DC バス電力を MAX_POWER に制限します。
|
| 20-19 | DIR_INPUT | R/W | 0h | DIR ピン オーバーライド
|
| 18 | DIR_CHANGE_MODE | R/W | 0h | DIR ピンのステータスの変更に対する応答
|
| 17 | SPEED_LIMIT_ENABLE | R/W | 0h | モーター速度制限を有効化します。速度モードを除くすべての入力リファレンス モードで、モーター速度を MAX_SPEED に制限します。
|
| 16-13 | ACTIVE_BRAKE_SPEED_DELTA_LIMIT_ENTRY | R/W | 0h | それを下回るとアクティブ ブレーキが作動する、最終的な速度と現在の速度の差
|
| 12-10 | ACTIVE_BRAKE_MOD_INDEX_LIMIT | R/W | 0h | それを下回るとアクティブ ブレーキが作動する、変調指数の制限値
|
| 9 | SPEED_RANGE_SEL | R/W | 0h | PWM デューティ モード リファレンス入力の周波数範囲の選択
|
| 8-7 | INPUT_REFERENCE_MODE | R/W | 0h | 閉ループ動作に使用する入力リファレンス モード
|
| 6-5 | EEPROM_LOCK_MODE | R/W | 0h | EEPROM ロック モード
|
| 4-0 | RESERVED | R | 0h | 予約済み |
図 7-21 に、GD_CONFIG1 を示し、表 7-27 に、その説明を示します。
概略表に戻ります。
ゲート ドライバ設定 1 を設定するためのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | RESERVED | RESERVED | SLEW_RATE | RESERVED | |||
| R/W-0h | R-0h | R-0h | R/W-0h | R-0h | |||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| RESERVED | RESERVED | RESERVED | RESERVED | OVP_SEL | OVP_EN | RESERVED | OTW_REP |
| R-0h | R-0h | R-0h | R-0h | R/W-0h | R/W-0h | R-0h | R/W-0h |
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| RESERVED | RESERVED | OCP_DEG | RESERVED | OCP_LVL | OCP_MODE | ||
| R-0h | R-0h | R/W-0h | R-0h | R/W-0h | R/W-0h | ||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | RESERVED | RESERVED | RESERVED | RESERVED | RESERVED | CSA_GAIN | |
| R-0h | R-0h | R-0h | R-0h | R-0h | R-0h | R/W-0h | |
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30-29 | RESERVED | R | 0h | 予約済み |
| 28 | RESERVED | R | 0h | 予約済み |
| 27-26 | SLEW_RATE | R/W | 0h | スルー レート
|
| 25-24 | RESERVED | R | 0h | 予約済み |
| 23 | RESERVED | R | 0h | 予約済み |
| 22 | RESERVED | R | 0h | 予約済み |
| 21 | RESERVED | R | 0h | 予約済み |
| 20 | RESERVED | R | 0h | 予約済み |
| 19 | OVP_SEL | R/W | 0h | 過電圧レベル
|
| 18 | OVP_EN | R/W | 0h | 過電圧の有効化
|
| 17 | RESERVED | R | 0h | 予約済み |
| 16 | OTW_REP | R/W | 0h | 過熱警告通知
|
| 15 | RESERVED | R | 0h | 予約済み |
| 14 | RESERVED | R | 0h | 予約済み |
| 13-12 | OCP_DEG | R/W | 0h | OCP グリッチ除去時間
|
| 11 | RESERVED | R | 0h | 予約済み |
| 10 | OCP_LVL | R/W | 0h | 過電流レベル
|
| 9-8 | OCP_MODE | R/W | 0h | OCP フォルト モード
|
| 7 | RESERVED | R | 0h | 予約済み |
| 6 | RESERVED | R | 0h | 予約済み |
| 5 | RESERVED | R | 0h | 予約済み |
| 4 | RESERVED | R | 0h | 予約済み |
| 3 | RESERVED | R | 0h | 予約済み |
| 2 | RESERVED | R | 0h | 予約済み |
| 1-0 | CSA_GAIN | R/W | 0h | 電流検出アンプ ゲイン (DYNAMIC_CSA_GAIN_EN = 0x0 の場合にのみ使用)
|
図 7-22 に、GD_CONFIG2 を示し、表 7-28 に、その説明を示します。
概略表に戻ります。
ゲート ドライバ設定 2 を設定するためのレジスタ
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| PARITY | RESERVED | RESERVED | RESERVED | BUCK_PS_DIS | |||
| R/W-0h | R-0h | R-0h | R-0h | R/W-0h | |||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| BUCK_CL | BUCK_SEL | BUCK_DIS | MIN_ON_TIME | RESERVED | |||
| R/W-0h | R/W-0h | R/W-0h | R/W-0h | R-0h | |||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| RESERVED | RESERVED | ||||||
| R-0h | R-0h | ||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | |||||||
| R-0h | |||||||
| ビット | フィールド | タイプ | リセット | 概要 |
|---|---|---|---|---|
| 31 | PARITY | R/W | 0h | パリティ ビット |
| 30 | RESERVED | R | 0h | 予約済み |
| 29-26 | RESERVED | R | 0h | 予約済み |
| 25 | RESERVED | R | 0h | 予約済み |
| 24 | BUCK_PS_DIS | R/W | 0h | 降圧電源シーケンスの無効化
|
| 23 | BUCK_CL | R/W | 0h | 降圧電流制限
|
| 22-21 | BUCK_SEL | R/W | 0h | 降圧出力電圧
|
| 20 | BUCK_DIS | R/W | 0h | 降圧の無効化
|
| 19-17 | MIN_ON_TIME | R/W | 0h | ローサイド MOSFET の最小オン時間
|
| 16-13 | RESERVED | R | 0h | 予約済み |
| 12-0 | RESERVED | R | 0h | 予約済み |