CSD25202W15
- Low-Resistance
- Small Footprint 1.5 mm × 1.5 mm
- Gate ESD Protection –3 kV
- Pb Free
- RoHS Compliant
- Halogen Free
- Gate-Source Voltage Clamp
This 21 mΩ, 20 V device is designed to deliver the lowest on resistance and gate charge in a small 1.5 mm × 1.5 mm chip scale package with excellent thermal characteristics in an ultra-low profile. Low on resistance coupled with the small footprint and low profile make the device ideal for battery operated space constrained applications.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
9개 모두 보기 유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | CSD25202W15 20-V P-Channel NexFET Power MOSFET datasheet (Rev. A) | PDF | HTML | 2014/07/16 |
Application note | MOSFET Support and Training Tools (Rev. F) | PDF | HTML | 2024/06/14 | |
Application note | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 2024/03/25 | |
Application note | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 2023/12/18 | |
Application note | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 2023/12/14 | |
Application note | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 2023/03/13 | |
Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 2022/05/31 | |
More literature | WCSP Handling Guide | 2019/11/07 | ||
Application note | AN-1112 DSBGA Wafer Level Chip Scale Package (Rev. AI) | 2019/06/14 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
지원 소프트웨어
Quickly trade off size, cost and performance to select the optimal MOSFET based on application conditions.
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
DSBGA (YZF) | 9 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.