CSD22205L
- Low resistance
- Small footprint 1.2 mm × 1.2 mm
- Low profile 0.36-mm height
- Lead free
- Gate-source voltage clamp
- Gate ESD protection
- RoHS compliant
- Halogen free
This –8-V, 8.2-mΩ, 1.2-mm × 1.2-mm Land Grid Array (LGA) NexFET™ device has been designed to deliver the lowest on-resistance and gate charge in the smallest outline possible with excellent thermal characteristics in an ultra-low profile. The Land Grid Array (LGA) package is a silicon chip scale package with metal pads instead of solder balls.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
9개 모두 보기 유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | CSD22205L –8-V P-Channel NexFET™ Power MOSFET datasheet (Rev. B) | PDF | HTML | 2021/09/08 |
Application note | MOSFET Support and Training Tools (Rev. F) | PDF | HTML | 2024/06/14 | |
Application note | Semiconductor and IC Package Thermal Metrics (Rev. D) | PDF | HTML | 2024/03/25 | |
Application note | Using MOSFET Transient Thermal Impedance Curves In Your Design | PDF | HTML | 2023/12/18 | |
Application note | Solving Assembly Issues with Chip Scale Power MOSFETs | PDF | HTML | 2023/12/14 | |
Application note | Using MOSFET Safe Operating Area Curves in Your Design | PDF | HTML | 2023/03/13 | |
Application brief | Tips for Successfully Paralleling Power MOSFETs | PDF | HTML | 2022/05/31 | |
More literature | WCSP Handling Guide | 2019/11/07 | ||
Design guide | FemtoFET Surface Mount Guide (Rev. D) | 2016/07/07 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
지원 소프트웨어
Quickly trade off size, cost and performance to select the optimal MOSFET based on application conditions.
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
PICOSTAR (YMG) | 4 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.