CDCLVD1216

Name: CDCLVD1216
Brand: TI
SKU: CDCLVD1216
Price: 6.531 USD

ACTIVO

Búfer 1:16 universal a LVDS seleccionable de baja fluctuación y 2 entradas

Haga su pedido ahora

Hoja de datos

document-pdfAcrobat 2:16 Low Additive Jitter LVDS Buffer datasheet (Rev. B) (Inglés)

CDCLVD1216

ACTIVO

Hoja de datos

Haga su pedido ahora

Detalles del producto

Number of outputs

16

Additive RMS jitter (typ) (fs)

171

Core supply voltage (V)

2.5

Output supply voltage (V)

2.5

Output skew (ps)

55

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVDS

Input type

LVCMOS, LVDS, LVPECL

Number of outputs

16

Additive RMS jitter (typ) (fs)

171

Core supply voltage (V)

2.5

Output supply voltage (V)

2.5

Output skew (ps)

55

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVDS

Input type

LVCMOS, LVDS, LVPECL

VQFN (RGZ)

48

49 mm² 7 x 7

2:16 Differential Buffer
Low Additive Jitter: <300 fs RMS in
10 kHz to 20 MHz
Low Output Skew of 55 ps (Max)
Universal Inputs Accept LVDS, LVPECL, LVCMOS
Selectable Clock Inputs Through Control Pin
16 LVDS Outputs, ANSI EIA/TIA-644A Standard Compatible
Clock Frequency up to 800 MHz
2.375–2.625V Device Power Supply
LVDS Reference Voltage, V_{AC_REF},
Available for Capacitive Coupled Inputs
Industrial Temperature Range –40°C to 85°C
Packaged in 7mm × 7mm 48-Pin QFN (RGZ)
ESD Protection Exceeds 3 kV HBM, 1 kV CDM
APPLICATIONS
- Telecommunications/Networking
- Medical Imaging
- Test and Measurement Equipment
- Wireless Communications
- General Purpose Clocking

2:16 Differential Buffer
Low Additive Jitter: <300 fs RMS in
10 kHz to 20 MHz
Low Output Skew of 55 ps (Max)
Universal Inputs Accept LVDS, LVPECL, LVCMOS
Selectable Clock Inputs Through Control Pin
16 LVDS Outputs, ANSI EIA/TIA-644A Standard Compatible
Clock Frequency up to 800 MHz
2.375–2.625V Device Power Supply
LVDS Reference Voltage, V_{AC_REF},
Available for Capacitive Coupled Inputs
Industrial Temperature Range –40°C to 85°C
Packaged in 7mm × 7mm 48-Pin QFN (RGZ)
ESD Protection Exceeds 3 kV HBM, 1 kV CDM
APPLICATIONS
- Telecommunications/Networking
- Medical Imaging
- Test and Measurement Equipment
- Wireless Communications
- General Purpose Clocking

The CDCLVD1216 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 16 pairs of differential LVDS clock outputs (OUT0, OUT15) with minimum skew for clock distribution. The CDCLVD1216 can accept two clock sources into an input multiplexer. The inputs can either be LVDS, LVPECL, or LVCMOS.

The CDCLVD1216 is specifically designed for driving 50 Ω transmission lines. If driving the inputs in single ended mode, the appropriate bias voltage (V_{AC_REF}) should be applied to the unused negative input pin.

The IN_SEL pin selects the input which is routed to the outputs. If this pin is left open it disables the outputs (static). The part supports a fail safe function. It incorporates an input hysteresis, which prevents random oscillation of the outputs in absence of an input signal.

The device operates in 2.5 V supply environment and is characterized from –40°C to 85°C (ambient temperature). The CDCLVD1216 is packaged in small 48-pin, 7mm × 7mm QFN package.

The CDCLVD1216 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 16 pairs of differential LVDS clock outputs (OUT0, OUT15) with minimum skew for clock distribution. The CDCLVD1216 can accept two clock sources into an input multiplexer. The inputs can either be LVDS, LVPECL, or LVCMOS.

The CDCLVD1216 is specifically designed for driving 50 Ω transmission lines. If driving the inputs in single ended mode, the appropriate bias voltage (V_{AC_REF}) should be applied to the unused negative input pin.

The IN_SEL pin selects the input which is routed to the outputs. If this pin is left open it disables the outputs (static). The part supports a fail safe function. It incorporates an input hysteresis, which prevents random oscillation of the outputs in absence of an input signal.

The device operates in 2.5 V supply environment and is characterized from –40°C to 85°C (ambient temperature). The CDCLVD1216 is packaged in small 48-pin, 7mm × 7mm QFN package.

filter

Buscar otro/a Búferes de reloj

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new

Comparar alternativas

Pin por pin con la misma funcionalidad que el dispositivo comparado

LMK1D1216

ACTIVO

Búfer de 1.8 V, 2.5 V y 3.3 V con salida LVDS de 16 canales Pin to pin upgrade with improved jitter, phase noise and wider supported voltage range

Funcionalidad similar a la del dispositivo comparado

LMK00301

ACTIVO

Conversor de nivel/búfer de salida del ventilador diferencial de 3 GHz con 10 salidas Ultra low additive jitter,1:10 universal differential buffer that can support LVDS

Documentación técnica

star

=Principal documentación para este producto seleccionada por TI

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

Ver todo 1

Documentación principal	Tipo	Título	Opciones de formato	Fecha
*	Data sheet	2:16 Low Additive Jitter LVDS Buffer datasheet (Rev. B)		17 ene 2011

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

CDCLVD1216 IBIS Model (Rev. C)

SLLM092C.ZIP (15 KB) - IBIS Model

Descargar

Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)

Diseñar ahora

Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Opciones de descarga

Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)

Solicitar

Encapsulado	Pines	Símbolos CAD, huellas y modelos 3D
VQFN (RGZ)	48	Ultra Librarian

Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

CDCLVD1216

Búfer 1:16 universal a LVDS seleccionable de baja fluctuación y 2 entradas

CDCLVD1216

Detalles del producto

Productos similares que pueden interesarle

Pin por pin con la misma funcionalidad que el dispositivo comparado

Funcionalidad similar a la del dispositivo comparado

Documentación técnica

Diseño y desarrollo

CDCLVD1216 IBIS Model (Rev. C)

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Productos y hardware compatibles

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Serie de videos

Videos

Opciones de descarga

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Búferes de reloj

Generadores de señal de reloj

Limpiadores de fluctuación de reloj

Osciladores

PLL y sintetizadores de RF

Desarrollo de hardware

Documentación

Información de la versión

Novedades