Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

CDCDB400

ACTIVO

Búfer de reloj de 4 salidas para PCIe® Gen 1 a Gen 7

Haga su pedido ahora
Hoja de datos

CDCDB400

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of outputs 4 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 4 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RHB) 32 25 mm² 5 x 5
  • 4 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 4 hardware output enable (OE#) controls

  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)

  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns

  • Fail-safe input

  • Programmable output slew rate control

  • 3 selectable SMBus addresses

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 46mA maximum
  • 5mm × 5mm, 32-pin VQFN package
  • 4 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 4 hardware output enable (OE#) controls

  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)

  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns

  • Fail-safe input

  • Programmable output slew rate control

  • 3 selectable SMBus addresses

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 46mA maximum
  • 5mm × 5mm, 32-pin VQFN package

The CDCDB400 is a 4-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces in CC, SRNS, or SRIS architectures. The SMBus interface and four output enable pins allow the configuration and control of all four outputs individually. The CDCDB400 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB400 is packaged in a 5mm × 5mm, 32-pin VQFN package.

The CDCDB400 is a 4-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces in CC, SRNS, or SRIS architectures. The SMBus interface and four output enable pins allow the configuration and control of all four outputs individually. The CDCDB400 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB400 is packaged in a 5mm × 5mm, 32-pin VQFN package.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Funcionalidad similar a la del dispositivo comparado
CDCDB800 ACTIVO Búfer de reloj de 8 salidas para PCIe® Gen 1 a Gen 7 4 outputs vs 8 outputs
CDCDB803 ACTIVO Búfer de reloj de 8 salidas para PCIe® Gen 1 a Gen 6 con direcciones SMBus seleccionables 4 outputs vs 8 outputs and selectable SMBus addresses
LMK00334 ACTIVO Conversor de nivel y búfer de reloj PCIe® de Gen1 a Gen7 de 4 salidas Lower power, and invidual output enable and disable through SMBus

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet CDCDB400 DB800ZL-Compliant 4-Output Clock Buffer for PCIe Gen 1 to Gen 7 datasheet (Rev. B) PDF | HTML 11 ago 2025

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

CDCDB800EVM — El módulo de evaluación CDCDB800 es un búfer de reloj LP-HCSL de 8 salidas para aplicaciones PCIe® G

El módulo de evaluación CDCDB800 es un búfer de reloj de 8 salidas LP-HCSL, compatible con DB800ZL, capaz de distribuir el reloj de referencia para aplicaciones PCIe® Gen 1 a Gen 5, interfaces QuickPath Interconnect (QPI), UPI, SAS y SATA. La interfaz SMBus y las ocho salidas habilitan pines para (...)
Guía del usuario: PDF | HTML
No disponible en TI.com
Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RHB) 32 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos