Produktdetails

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 125 Number of input channels 2
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 125 Number of input channels 2
VQFN (RGZ) 48 49 mm² 7 x 7
  • AEC-Q100 qualified for automotive applications
    • –40°C to 105°C operating temperature (Grade 2)
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 32fs typical RMS jitter at 312.5MHz with 4MHz 1st order high-pass filter (HPF)
    • 44fs typical RMS jitter at 156.25MHz with 4MHz 1st order HPF
    • 50fs typical/ 80fs maximum RMS jitter at 312.5MHz
    • 60fs typical/ 90fs maximum RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase-Locked Loops (APLLs):
    • 1mHz to 4kHz programmable DPLL loop bandwidth
    • < 1ppt per step DCO adjustment for IEEE 1588 PTP clock steering
  • Two differential or single-ended DPLL inputs
    • 1Hz (1PPS) to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable AC-LVPECL, AC-CML, AC-LVDS, HSCL, and 1.8V LVCMOS output formats.
    • 1Hz (1PPS) to 1250MHz output frequency
    • PCIe Gen 1 to 6 compliant
  • I2C, 3-wire SPI, or 4-wire SPI
  • 3.3V core supply and 1.8V, 2.5V, or 3.3V output supply
  • –40°C to +105°C operating temperature
  • AEC-Q100 qualified for automotive applications
    • –40°C to 105°C operating temperature (Grade 2)
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 32fs typical RMS jitter at 312.5MHz with 4MHz 1st order high-pass filter (HPF)
    • 44fs typical RMS jitter at 156.25MHz with 4MHz 1st order HPF
    • 50fs typical/ 80fs maximum RMS jitter at 312.5MHz
    • 60fs typical/ 90fs maximum RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase-Locked Loops (APLLs):
    • 1mHz to 4kHz programmable DPLL loop bandwidth
    • < 1ppt per step DCO adjustment for IEEE 1588 PTP clock steering
  • Two differential or single-ended DPLL inputs
    • 1Hz (1PPS) to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable AC-LVPECL, AC-CML, AC-LVDS, HSCL, and 1.8V LVCMOS output formats.
    • 1Hz (1PPS) to 1250MHz output frequency
    • PCIe Gen 1 to 6 compliant
  • I2C, 3-wire SPI, or 4-wire SPI
  • 3.3V core supply and 1.8V, 2.5V, or 3.3V output supply
  • –40°C to +105°C operating temperature

The LMK05318B-Q1 is high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of Ethernet-based networking applications.

The device integrates one DPLL and two APLLs to provide hitless switching and jitter attenuation using the programmable loop bandwidths (LBWs) with one external loop filter capacitor to maximize the flexibility and ease of use.

APLL1 features an ultra-high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology in VCO1 and can generate 312.5MHz output clocks with 50fs typical RMS jitter (12kHz to 20MHz) irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 features a conventional LC VCO to provide options for a second frequency and/or synchronization domain.

The integrated EEPROM can be used for custom system configurations on start-up. Internal LDO regulators provide excellent power supply noise rejection (PSNR) to reduce the cost and complexity of the power delivery network.

The LMK05318B-Q1 is high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of Ethernet-based networking applications.

The device integrates one DPLL and two APLLs to provide hitless switching and jitter attenuation using the programmable loop bandwidths (LBWs) with one external loop filter capacitor to maximize the flexibility and ease of use.

APLL1 features an ultra-high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology in VCO1 and can generate 312.5MHz output clocks with 50fs typical RMS jitter (12kHz to 20MHz) irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 features a conventional LC VCO to provide options for a second frequency and/or synchronization domain.

The integrated EEPROM can be used for custom system configurations on start-up. Internal LDO regulators provide excellent power supply noise rejection (PSNR) to reduce the cost and complexity of the power delivery network.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet LMK05318B-Q1 1-DPLL 2-APLL 2-IN 8-OUT Network Synchronizer With BAW VCO for Automotive and Industrial Applications datasheet (Rev. A) PDF | HTML 10 Dez 2025

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK05318BEVM — Evaluierungsmodul für Netzwerksynchronisierer-Taktgeber

Dies ist ein Evaluierungsmodul (EVM) für den LMK05318B-Netzwerksynchronisator-Taktgeber.
Das EVM kann als flexible, synchrone Taktquelle zur schnellen Evaluierung, für Konformitätstests und System-Prototyping verwendet werden. SMA-Ports bieten Zugriff auf die LMK05318B-Takteingänge und -ausgänge (...)

Benutzerhandbuch: PDF
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)
Designtool

PLLATINUMSIM-SW PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Download-Optionen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (RGZ) 48 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos