Home Taktgeber & Timing Takt-Jitter-Cleaner
Home
Taktgeber & Timing
Takt-Jitter-Cleaner

LMK04832

AKTIV

Extrem rauscharmer JESD204B Takt-Jitter-Cleaner mit 3,2 GHz, mit 15 Ausgängen, mit Dual-Loop

Jetzt bestellen
Datenblatt

LMK04832

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² (9 mm × 9 mm)
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)
  • Maximum Clock Output Frequency: 3255 MHz
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Ultra-Low Noise, at 2500 MHz:
    • 54 fs RMS Jitter (12 kHz to 20 MHz)
    • 64 fs RMS Jitter (100 Hz to 20 MHz)
    • –157.6 dBc/Hz Noise Floor
  • Ultra-Low Noise, at 3200 MHz:
    • 61 fs RMS Jitter (12 kHz to 20 MHz)
    • 67 fs RMS Jitter (100 Hz to 100 MHz)
    • –156.5 dBc/Hz Noise Floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase Detector Rate up to 320 MHz
    • Two Integrated VCOs: 2440 to 2580 MHz
      and 2945 to 3255 MHz
  • Up to 14 Differential Device Clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS Programmable Outputs
  • Up to 1 Buffered VCXO/XO Output
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • 1-1023 CLKout Divider
  • 1-8191 SYSREF Divider
  • 25-ps Step Analog Delay for SYSREF Clocks
  • Digital Delay and Dynamic Digital Delay for Device Clock and SYSREF
  • Holdover Mode With PLL1
  • 0-Delay with PLL1 or PLL2
  • Supports 105°C PCB Temperature
    (Measured at Thermal Pad)

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.

The LMK04832 is an ultra-high performance clock conditioner with JEDEC JESD204B support and is also pin compatible with the LMK0482x family of devices.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high performance outputs for traditional clocking systems.

The LMK04832 can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover make the LMK04832 ideal for providing flexible high performance clocking trees.
filter Andere Takt-Jitter-Cleaner suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
LMK04821 AKTIV Ultra-Low-Jitter-Synthesizer und Jitter-Cleaner mit JESD204B-Unterstützung Jitter synthesizer with lower VCO frequencies
LMK04826 AKTIV Ultra rauscharmer, JESD204B-konformer Takt-Jitter-Cleaner mit integriertem 1.840 bis 1.970-MHz-VCO0 Jitter cleaner with lower VCO frequencies
LMK04828 AKTIV Ultra rauscharmer, JESD204B-konformer Takt-Jitter-Cleaner mit integriertem 2.370 bis 2.630-MHz-VCO0. Jitter cleaner with lower VCO frequencies
Ähnliche Funktionalität wie der verglichene Baustein.
LMX1204 AKTIV 12,8-GHz-RF-Puffer, -Multiplikator und -Teiler mit SYSREF-Unterstützung gemäß JESD204B/C und Phasens Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support
LMK04832-SEP AKTIV Radiation-tolerant, 30krad, ultra-low-noise, 3.2GHz 15-output JESD204C clock jitter cleaner 3.2-GHz jitter cleaner with JESD204C support, 30-krad TID, and 43-MeV-cm2/mg for space missions
LMK04368-EP AKTIV Verbessertes Produkt, extrem rauscharmer 3,2-GHz-JESD204C-Jitter-Cleaner Extreme temperature option

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 11
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LMK04832 Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. C) PDF | HTML 25.05.2018
Anwendungshinweis Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) PDF | HTML 11.04.2025
Anwendungshinweis Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 03.09.2024
Technischer Artikel Clock tree fundamentals: finding the right clocking devices for your design PDF | HTML 24.03.2021
Anwendungshinweis Clocking for Medical Ultrasound Systems (Rev. A) PDF | HTML 30.09.2020
Zertifikat LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 29.05.2020
Anwendungshinweis Multi-Clock Synchronization 30.12.2019
Technischer Artikel Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 04.06.2019
Analog Design Journal Analog Applications Journal 2Q 2015 28.04.2015
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 28.04.2015
Analog Design Journal When is the JESD204B interface the right choice? 22.01.2014

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP-Evaluierungsmodul

Das ADC12DJ3200 Evaluierungsmodul (EVM) wurde entwickelt, um die ADC12DJ3200QML-SP hochgeschwindigkeits Analog-Digital-Wandler (ADCs) zu bewerten. Das Evaluierungsmodul ist mit dem ADC12DJ3200QML-SP bestückt, einem hochbelastbaren 12-Bit, Dual-Channel 4 GSPS oder Single-Channel 8 GSPS ADC mit (...)
Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Evaluierungsplatine

LMK04832EVM — Evaluierungsmodul für JESD204B-Takt-Jitter-Cleaner/Taktgenerator/Taktverteilung LMK04832

Das Evaluierungsmodul LMK04832 (EVM) ermöglicht die Evaluierung des LMK04832 mit Prüfgeräten oder anderen Evaluierungsplatinen, um die Block- oder Systemanforderungen für den Einsatz in einer bestimmten Anwendung zu überprüfen.

Das LMK04832EVM ist mit einem 122,88-MHz-VCXO für den Betrieb mit zwei (...)

Benutzerhandbuch: PDF
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Support-Software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments Taktgeber und Synthesizer (TICS) Pro Software wird verwendet, um die Evaluierungsmodule (EVMs) für Produktnummern mit folgenden Präfixen zu programmieren: CDC, LMK und LMX. Zu diesen Produkten gehören phasengeregelte Schleifen und spannungsgesteuerte Oszillatoren (PLL+VCO), (...)

Unterstützte Produkte und Hardware
Simulationsmodell

LMK04832 IBIS Model

SNAM221.ZIP (192 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Referenzdesign

TIDA-010132 — Mehrkanaliger RF-Transceiver-Referenzdesign für Radaranwendungen

Dieses Referenzdesign, ein 8-Kanal-Analog-Frontend (AFE), verwendet zwei AFE7444 4-Kanal-HF-Transceiver und ein LMK04828-LMX2594-basiertes Clocking-Subsystem, mit dem Designs auf 16 Kanäle oder mehr skaliert werden können. Jeder AFE-Kanal besteht aus einem DAC mit 14 Bit, 9 GSPS und einem ADC mit (...)

Unterstützte Produkte und Hardware
Referenzdesign

TIDA-010230 — Referenzdesign für Multi-Kanal-HF-Transceiver, rauscharme Taktung für Radar- und EW-Anwendungen

In modernen Radar- und EW-Systemen (Electronic Warfare) werden häufig aktive elektronisch abgetastete Antennensysteme (AESA) mit Hochgeschwindigkeits-Mehrkanal-HF-Transceivern verwendet. Diese Systeme erfordern eine äußerst rauscharme Taktung, die in der Lage ist, den Versatz von Kanal zu Kanal (...)
Unterstützte Produkte und Hardware
Referenzdesign

TIDA-01027 — Referenzdesign für Stromversorgung mit geringem Rauschverhalten zur Maximierung der Leistung von 12,

Dieses Referenzdesign demonstriert ein effizientes, rauscharmes Fünf-Schienen-Stromversorgungsdesign für sehr schnelle Datenerfassungssysteme (Data Acquisition, DAQ) mit einer Leistung von >  12,8 GSPS. Die DC/DC-Wandler der Stromversorgung sind frequenzsynchronisiert und phasenverschoben, um die (...)
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
WQFN (NKD) 64 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos