Home Taktgeber & Timing Takt-Jitter-Cleaner
Home
Taktgeber & Timing
Takt-Jitter-Cleaner

LMK04832-SEP

AKTIV

Strahlungsfester, 30 kRad, extrem rauscharmer, 3,2 GHz Takt-Jitter-Cleaner JESD204C mit 15 Ausgängen

Jetzt bestellen
Datenblatt

LMK04832-SEP

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
HTQFP (PAP) 64 144 mm² 12 x 12
  • VID#: V62/22612
    • Total ionizing dose 30 krad (ELDRS-free)
    • SEL immune >43 MeV × cm2/mg
    • SEFI immune >43 MeV × cm2/mg
  • Ambient temperature range: –55°C to 125°C
  • Maximum clock output frequency: 3255 MHz
  • Multi-mode: dual PLL, single PLL, and clock distribution
  • 6-GHz external VCO or distribution input
  • Ultra-low noise, at 2500 MHz:
    • 54-fs RMS jitter (12 kHz to 20 MHz)
    • 64-fs RMS jitter (100 Hz to 20 MHz)
    • –157.6-dBc/Hz noise floor
  • Ultra-low noise, at 3200 MHz:
    • 61-fs RMS jitter (12 kHz to 20 MHz)
    • 67-fs RMS jitter (100 Hz to 100 MHz)
    • –156.5-dBc/Hz noise floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase detector rate up to 320 MHz
    • Two integrated VCOs: 2440 to 2600 MHz and 2945 to 3255 MHz
  • Up to 14 differential device clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS programmable outputs
  • Up to 1 buffered VCXO/XO output
    • LVPECL, LVDS, 2xLVCMOS programmable
  • 1-1023 CLKOUT divider
  • 1-8191 SYSREF divider
  • 25-ps step analog delay for SYSREF clocks
  • Digital delay and dynamic digital delay for device clocks and SYSREF
  • Holdover mode with PLL1
  • 0-delay with PLL1 or PLL2
  • High Reliability
    • Controlled Baseline
    • One Assembly/Test Site
    • One Fabrication Site
    • Extended Product Life Cycle
    • Extended Product-Change Notification
    • Product Traceability
  • VID#: V62/22612
    • Total ionizing dose 30 krad (ELDRS-free)
    • SEL immune >43 MeV × cm2/mg
    • SEFI immune >43 MeV × cm2/mg
  • Ambient temperature range: –55°C to 125°C
  • Maximum clock output frequency: 3255 MHz
  • Multi-mode: dual PLL, single PLL, and clock distribution
  • 6-GHz external VCO or distribution input
  • Ultra-low noise, at 2500 MHz:
    • 54-fs RMS jitter (12 kHz to 20 MHz)
    • 64-fs RMS jitter (100 Hz to 20 MHz)
    • –157.6-dBc/Hz noise floor
  • Ultra-low noise, at 3200 MHz:
    • 61-fs RMS jitter (12 kHz to 20 MHz)
    • 67-fs RMS jitter (100 Hz to 100 MHz)
    • –156.5-dBc/Hz noise floor
  • PLL2
    • PLL FOM of –230 dBc/Hz
    • PLL 1/f of –128 dBc/Hz
    • Phase detector rate up to 320 MHz
    • Two integrated VCOs: 2440 to 2600 MHz and 2945 to 3255 MHz
  • Up to 14 differential device clocks
    • CML, LVPECL, LCPECL, HSDS, LVDS, and 2xLVCMOS programmable outputs
  • Up to 1 buffered VCXO/XO output
    • LVPECL, LVDS, 2xLVCMOS programmable
  • 1-1023 CLKOUT divider
  • 1-8191 SYSREF divider
  • 25-ps step analog delay for SYSREF clocks
  • Digital delay and dynamic digital delay for device clocks and SYSREF
  • Holdover mode with PLL1
  • 0-delay with PLL1 or PLL2
  • High Reliability
    • Controlled Baseline
    • One Assembly/Test Site
    • One Fabrication Site
    • Extended Product Life Cycle
    • Extended Product-Change Notification
    • Product Traceability

The LMK04832-SEP is a high performance clock conditioner with JEDEC JESD204B/C support for space applications.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B/C converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B/C applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

This device can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover allows to provide flexible high performance clocking trees.

The LMK04832-SEP is a high performance clock conditioner with JEDEC JESD204B/C support for space applications.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B/C converters or other logic devices using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B/C applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

This device can be configured for operation in dual PLL, single PLL, or clock distribution modes with or without SYSREF generation or reclocking. PLL2 may operate with either internal or external VCO.

The high performance combined with features like the ability to trade off between power and performance, dual VCOs, dynamic digital delay, and holdover allows to provide flexible high performance clocking trees.
filter Andere Takt-Jitter-Cleaner suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Ähnliche Funktionalität wie verglichener Baustein
LMK04832-SP AKTIV Garantiert strahlungsfester (RHA), extrem rauscharmer 3,2-GHz-Takt-Jitter-Cleaner mit 15 Ausgängen 3.2-GHz jitter cleaner with JESD204C support, 100-krad TID, and 120-MeV-cm2/mg for GEO missions

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 8
Top-Dokumentation Typ Titel Format-Optionen Datum
* Data sheet LMK04832-SEP Space Grade Ultra-Low-Noise JESD204B/C Dual-Loop Clock Jitter Cleaner datasheet (Rev. A) PDF | HTML 07 Nov 2022
* Radiation & reliability report LMK04832-SEP TID RLAT Report 19 Nov 2022
* Radiation & reliability report LMK04832-SEP Process Flow and Reliability Report PDF | HTML 18 Nov 2022
* Radiation & reliability report LMK04832-SEP Single-Event Effects Report PDF | HTML 18 Nov 2022
Application note Practical Clocking Considerations That Give Your Next High-Speed Converter Design an Edge (Rev. A) PDF | HTML 11 Apr 2025
Application note Multi-Clock Synchronization 30 Dez 2019
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 28 Apr 2015
Analog Design Journal When is the JESD204B interface the right choice? 22 Jan 2014

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK04832SEPEVM — LMK04832-SEP-Evaluierungsmodul für extrem rauscharmen 3,2-GHz-Takt-Jitter-Cleaner mit 15 Ausgänge

Das LMK04832-SEP-Evaluierungsmodul (EVM) ist eine Plattform zur Bewertung der Leistung und der Funktionen des LMK04832-SEP, eines extrem rauscharmen Dual-Loop-Takt-Jitter-Cleaners in Weltraumqualität gemäß JESD204B/C.

Der Baustein LMK04832-SEP auf jedem EVM ist ein technisches Modell, das nur zur (...)

Benutzerhandbuch: PDF | HTML
Nicht verfügbar auf TI.com
Evaluierungsplatine

ALPHA-3P-ADM-VA601-SPACE-AMD — Alpha Data ADM-VA601 Kit mit AMD Versal Core XQRVC1902 ACAP und strahlungstoleranten Produkten Von T

Dies ist ein 6U-VPX-Formfaktor, der den AMD-Xilinx® Versal AI Core XQRVC1902 anpassbaren SoC/FPGA hervorhebt. Das ADM-VA600 ist modular aufgebaut. Es Verfügt über einen FMC+-Anschluss, DDR4-DRAM und Systemüberwachung. Bei den meisten Komponenten handelt es sich um strahlungstolerante (...)

Von: Alpha Data Parallel Systems Ltd.
Partner-Website besuchen
Support-Software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Download-Optionen
Simulationsmodell

LMK04832-SEP IBIS Model

SNAM259.ZIP (168 KB) - IBIS Model
Herunterladen
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)
Jetzt entwickeln
Designtool

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware
Download-Optionen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Referenzdesigns

TIDA-010260 — Referenzdesign für integrierten 4T5R-Transceiver, raumfahrttauglich

Das Referenzdesign für einen integrierten raumfahrttauglichen 4T5R-Transceiver umfasst einen vollständigen HF-Sampling-Transceiver einschließlich einer Taktlösung und einer Stromversorgungslösung. Das Design umfasst alle SEP-qualifizierten Bausteine von TI und alle raumfahrttauglichen passiven (...)
Design guide: PDF
Referenzdesigns

TIDA-010274 — Referenzdesign für einen weltraumtauglichen diskreten HF-Sampling-Transceiver

Dieses Referenzdesign umfasst einen 10 GSPS-Dual-Digital-Analog-Wandler und einen 5 GSPS-Dual-Analog-Digital-Wandler mit aktiven Baluns an der HF-Schnittstelle mit Unterstützung bis zum X-Band. Das Design enthält außerdem eine weltraumtaugliche Tochterkarte für die Taktgebung und eine (...)
Design guide: PDF
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
HTQFP (PAP) 64 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos