JAJSLQ1A November   2024  – October 2025 TCAN2855-Q1 , TCAN2857-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  IEC ESD 定格
    4. 6.4  推奨動作条件
    5. 6.5  熱に関する情報
    6. 6.6  電源の特性
    7. 6.7  電気的特性
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  VSUP ピン
      2. 8.3.2  VCC1 レギュレータ
      3. 8.3.3  VCC2 レギュレータ
        1. 8.3.3.1 VCC2 バッテリ短絡保護
      4. 8.3.4  nRST ピン
      5. 8.3.5  VEXCC レギュレータ
      6. 8.3.6  CAN FD トランシーバ
        1. 8.3.6.1 ドライバおよびレシーバ機能
        2. 8.3.6.2 CAN バスのバイアス印加
      7. 8.3.7  LIN トランシーバ
        1. 8.3.7.1 LIN トランスミッタの特性
        2. 8.3.7.2 LIN レシーバの特性
        3. 8.3.7.3 LIN の終端
      8. 8.3.8  GND
      9. 8.3.9  LIMP ピン
      10. 8.3.10 ハイサイドスイッチ (HSS1 - HSS4)
      11. 8.3.11 WAKE1、WAKE2、WAKE3/DIR ピン
        1. 8.3.11.1 WAKE ピンの代替構成
          1. 8.3.11.1.1 VBAT 監視
          2. 8.3.11.1.2 直接駆動
      12. 8.3.12 SDO ピン
      13. 8.3.13 nCS ピン
      14. 8.3.14 SCK ピン
      15. 8.3.15 SDI ピン
      16. 8.3.16 割り込み機能 (nINT)
      17. 8.3.17 SW ピン
      18. 8.3.18 GFO ピン
    4. 8.4 デバイスの機能モード
      1. 8.4.1 初期モード
      2. 8.4.2 通常モード
      3. 8.4.3 スタンバイ モード
      4. 8.4.4 リスタート モード
      5. 8.4.5 フェイルセーフ モード
        1. 8.4.5.1 SBC フォルト
        2. 8.4.5.2 CAN トランシーバ故障
        3. 8.4.5.3 LIN トランシーバの故障 ( および TCAN2857-Q1)
      6. 8.4.6 スリープ モード
      7. 8.4.7 ウェーク機能
        1. 8.4.7.1 スリープモードで CRXD 要求 (BWRR) を使用した CAN バスウェーク
        2. 8.4.7.2 LIN バス ウェーク
        3. 8.4.7.3 WAKEx 入力端子によるローカル ウェークアップ (LWU)
          1. 8.4.7.3.1 スタティックウェーク
          2. 8.4.7.3.2 サイクリックセンシングウェーク
        4. 8.4.7.4 周期的ウェーク
        5. 8.4.7.5 スリープ モードでのダイレクト ドライブ
        6. 8.4.7.6 選択的ウェイクアップ
          1. 8.4.7.6.1 選択的ウェークモード
          2. 8.4.7.6.2 フレーム検出
          3. 8.4.7.6.3 ウェークアップ フレーム (WUF) の検証
          4. 8.4.7.6.4 WUF ID 検証
          5. 8.4.7.6.5 WUF DLC 検証
          6. 8.4.7.6.6 WUF データ検証
          7. 8.4.7.6.7 フレームエラーカウンタ
          8. 8.4.7.6.8 CAN FD フレーム耐性
          9. 8.4.7.6.9 8Mbps フィルタリング
      8. 8.4.8 保護機能
        1. 8.4.8.1  フェイルセーフ機能
          1. 8.4.8.1.1 スリープウェークエラーを使用するスリープモード
        2. 8.4.8.2  デバイス リセット
        3. 8.4.8.3  端子のフローティング
        4. 8.4.8.4  TXD ドミナント タイムアウト (DTO)
        5. 8.4.8.5  LIN バスがドミナント状態で固着するシステム故障：偽のウェイクアップ誤動作防止
        6. 8.4.8.6  CAN バスの短絡電流制限
        7. 8.4.8.7  サーマル シャットダウン
        8. 8.4.8.8  低電圧と過電圧のロックアウトおよび電源オフのデバイス
          1. 8.4.8.8.1 低電圧
            1. 8.4.8.8.1.1 VSUP および VHSS 低電圧
            2. 8.4.8.8.1.2 VCC1 低電圧
            3. 8.4.8.8.1.3 VCC2 および VEXCC 低電圧
            4. 8.4.8.8.1.4 VCAN 低電圧
          2. 8.4.8.8.2 VCC1、VCC2、VEXCC の過電圧
          3. 8.4.8.8.3 VCC1、VCC2、VEXCC の短絡
        9. 8.4.8.9  ウォッチドッグ
          1. 8.4.8.9.1 ウォッチドッグ エラー カウンタおよびアクション
          2. 8.4.8.9.2 ウォッチドッグ SPI プログラミング
            1. 8.4.8.9.2.1 ウォッチドッグ構成レジスタのロックとロック解除
          3. 8.4.8.9.3 ウォッチドッグ タイミング
          4. 8.4.8.9.4 Q&A ウォッチドッグ
            1. 8.4.8.9.4.1 WD Q&A 基本情報
            2. 8.4.8.9.4.2 Q&A レジスタおよび設定
            3. 8.4.8.9.4.3 WD Q&A 値の生成
              1. 8.4.8.9.4.3.1 回答の比較
              2. 8.4.8.9.4.3.2 2 ビット ウォッチドッグ回答カウンタのシーケンス
            4. 8.4.8.9.4.4 Q&A WD の例
              1. 8.4.8.9.4.4.1 目的の挙動の設定例
              2. 8.4.8.9.4.4.2 Q&A シーケンスの実行例
        10. 8.4.8.10 バス フォルト検出および通信
    5. 8.5 プログラミング
      1. 8.5.1 SPI 通信
        1. 8.5.1.1 巡回冗長検査
        2. 8.5.1.2 ノット チップ セレクト (nCS)：
        3. 8.5.1.3 SPI クロック入力 (SCK)：
        4. 8.5.1.4 SPI データ入力 (SDI)：
        5. 8.5.1.5 SPI データ出力 (SDO)：
      2. 8.5.2 EEPROM
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 CAN BUS の負荷、長さ、ノード数
      2. 9.1.2 CAN の終端
        1. 9.1.2.1 終端
      3. 9.1.3 チャネル拡張
        1. 9.1.3.1 LIN 用のチャネル拡張
        2. 9.1.3.2 CAN FD 用のチャネル拡張
      4. 9.1.4 デバイスブラウンアウト情報
      5. 9.1.5 代表的なアプリケーション
        1. 9.1.5.1 設計要件
          1. 9.1.5.1.1 LTXD ドミナント状態タイムアウトのアプリケーション ノート
        2. 9.1.5.2 設計手順の詳細
          1. 9.1.5.2.1 CAN の詳細な設計手順
          2. 9.1.5.2.2 LIN の詳細な設計手順
        3. 9.1.5.3 アプリケーション曲線
    2. 9.2 電源に関する推奨事項
    3. 9.3 レイアウト
      1. 9.3.1 レイアウトのガイドライン
      2. 9.3.2 レイアウト例
  11. 10レジスタ
    1. 10.1 レジスタ
      1. 10.1.1  DEVICE_ID_y レジスタ (アドレス = 00h + 式) [リセット = xxh]
      2. 10.1.2  REV_ID レジスタ (アドレス = 08h) [リセット = 2Xh]
      3. 10.1.3  SPI_CONFIG レジスタ (アドレス = 09h) [リセット = 00h]
      4. 10.1.4  CRC_CNTL レジスタ (アドレス = 0Ah) [リセット = 00h]
      5. 10.1.5  CRC_POLY_SET (アドレス = 0Bh) [リセット = 00h]
      6. 10.1.6  SBC_CONFIG (アドレス = 0Ch) [リセット = 06h]
      7. 10.1.7  VREG_CONFIG1 (アドレス = 0Dh) [リセット = 80h]
      8. 10.1.8  SBC_CONFIG1 レジスタ (アドレス = 0Eh) [リセット = 01h]
      9. 10.1.9  Scratch_Pad_SPI レジスタ (アドレス = 0Fh) [リセット = 00h]
      10. 10.1.10 CAN_CNTRL_1 レジスタ (アドレス = 10h) [リセット = 04h]
      11. 10.1.11 WAKE_PIN_CONFIG1 レジスタ (アドレス = 11h) [リセット = 00h]
      12. 10.1.12 WAKE_PIN_CONFIG2 レジスタ (アドレス = 12h) [リセット = 02h]
      13. 10.1.13 WD_CONFIG_1 レジスタ (アドレス = 13h) [リセット = 82h]
      14. 10.1.14 WD_CONFIG_2 レジスタ (アドレス = 14h) [リセット = 60h]
      15. 10.1.15 WD_INPUT_TRIG レジスタ (アドレス = 15h) [リセット = 00h]
      16. 10.1.16 WD_RST_PULSE レジスタ (アドレス = 16h) [リセット = 00h]
      17. 10.1.17 FSM_CONFIG レジスタ (アドレス = 17h) [リセット = 00h]
      18. 10.1.18 FSM_CNTR レジスタ (アドレス = 18h) [リセット = 00h]
      19. 10.1.19 DEVICE_CONFIG0 レジスタ (アドレス = 19h) [リセット = 10h]
      20. 10.1.20 DEVICE_CONFIG1 (アドレス = 1Ah) [リセット = 00h]
      21. 10.1.21 DEVICE_CONFIG2 (アドレス = 1Bh) [リセット = 00h]
      22. 10.1.22 SWE_TIMER (アドレス = 1Ch) [リセット = 28h]
      23. 10.1.23 LIN_CNTL (アドレス = 1Dh) [リセット = 20h]
      24. 10.1.24 HSS_CNTL (アドレス = 1Eh) [リセット = 00h]
      25. 10.1.25 PWM1_CNTL1 (アドレス = 1Fh) [リセット = 00h]
      26. 10.1.26 PWM1_CNTL2 (アドレス = 20Fh) [リセット = 00h]
      27. 10.1.27 PWM1_CNTL3 (アドレス = 21Fh) [リセット = 00h]
      28. 10.1.28 PWM2_CNTL1 (アドレス = 22Fh) [リセット = 00h]
      29. 10.1.29 PWM2_CNTL2 (アドレス = 23Fh) [リセット = 00h]
      30. 10.1.30 PWM2_CNTL3 (アドレス = 24Fh) [リセット = 00h]
      31. 10.1.31 TIMER1_CONFIG (アドレス = 25h) [リセット = 00h]
      32. 10.1.32 TIMER2_CONFIG (アドレス = 26h) [リセット = 00h]
      33. 10.1.33 RSRT_CNTR (アドレス = 28h) [リセット = 40h]
      34. 10.1.34 nRST_CNTL (アドレス = 29h) [リセット = 2Ch]
      35. 10.1.35 WAKE_PIN_CONFIG3 レジスタ (アドレス = 2Ah) [リセット = E0h]
      36. 10.1.36 WAKE_PIN_CONFIG4 レジスタ (アドレス = 2Bh) [リセット = 22h]
      37. 10.1.37 WD_QA_CONFIG レジスタ (アドレス = 2Dh) [リセット = 0Ah]
      38. 10.1.38 WD_QA_ANSWER レジスタ (アドレス = 2Eh) [リセット = 00h]
      39. 10.1.39 WD_QA_QUESTION レジスタ (アドレス = 2Fh) [リセット = 3Ch]
      40. 10.1.40 SW_ID1 レジスタ (アドレス = 30h) [リセット = 00h]
      41. 10.1.41 SW_ID2 レジスタ (アドレス = 31h) [リセット = 00h]
      42. 10.1.42 SW_ID3 レジスタ (アドレス = 32h) [リセット = 00h]
      43. 10.1.43 SW_ID4 レジスタ (アドレス = 33h) [リセット = 00h]
      44. 10.1.44 SW_ID_MASK1 レジスタ (アドレス = 34h) [リセット = 00h]
      45. 10.1.45 SW_ID_MASK2 レジスタ (アドレス = 35h) [リセット = 00h]
      46. 10.1.46 SW_ID_MASK3 レジスタ (アドレス = 36h) [リセット = 00h]
      47. 10.1.47 SW_ID_MASK4 レジスタ (アドレス = 37h) [リセット = 00h]
      48. 10.1.48 SW_ID_MASK_DLC レジスタ (アドレス = 38h) [リセット = 00h]
      49. 10.1.49 DATA_y レジスタ (アドレス = 39h + 式) [リセット = 00h]
      50. 10.1.50 SW_RSVD_y レジスタ (アドレス = 41h + 式) [リセット = 00h]
      51. 10.1.51 SW_CONFIG_1 レジスタ (アドレス = 44h) [リセット = 50h]
      52. 10.1.52 SW_CONFIG_2 レジスタ (アドレス = 45h) [リセット = 00h]
      53. 10.1.53 SW_CONFIG_3 レジスタ (アドレス = 46h) [リセット = 1Fh]
      54. 10.1.54 SW_CONFIG_4 レジスタ (アドレス = 47h) [リセット = 00h]
      55. 10.1.55 SW_CONFIG_RSVD_y レジスタ (アドレス = 48h + 式) [リセット = 00h]
      56. 10.1.56 HSS_CNTL2 (アドレス = 4Dh) [リセット = 00h]
      57. 10.1.57 EEPROM_CONFIG (アドレス = 4Eh) [リセット = 00h]
      58. 10.1.58 HSS_CNTL3 (アドレス = 4Fh) [リセット = 00h]
      59. 10.1.59 INT_GLOBAL レジスタ (アドレス = 50h) [リセット = 00h]
      60. 10.1.60 INT_1 レジスタ (アドレス = 51h) [リセット = 00h]
      61. 10.1.61 INT_2 レジスタ (アドレス = 52h) [リセット = 40h]
      62. 10.1.62 INT_3 レジスタ (アドレス = 53h) [リセット = 00h]
      63. 10.1.63 INT_CANBUS_1 レジスタ (アドレス = 54h) [リセット = 00h]
      64. 10.1.64 INT_7 (アドレス = 55h) [リセット = 00h]
      65. 10.1.65 INT_EN_1 レジスタ (アドレス = 56h) [リセット = FFh]
      66. 10.1.66 INT_EN_2 レジスタ (アドレス = 57h) [リセット = 7Eh]
      67. 10.1.67 INT_EN_3 レジスタ (アドレス = 58h) [リセット = FEh]
      68. 10.1.68 INT_EN_CANBUS_1 レジスタ (アドレス = 59h) [リセット = BFh]
      69. 10.1.69 INT_4 レジスタ (アドレス = 5Ah) [リセット = 00h]
      70. 10.1.70 INT_6 レジスタ (アドレス = 5Ch) [リセット = 00h]
      71. 10.1.71 INT_EN_4 レジスタ (アドレス = 5Eh) [リセット = DFh]
      72. 10.1.72 INT_EN_6 レジスタ (アドレス = 60h) [リセット = FFh]
      73. 10.1.73 INT_EN_7 レジスタ (アドレス = 62) [リセット = FFh]
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 CAN トランシーバの物理層の規格：
      2. 11.1.2 LIN トランシーバ物理層の規格
      3. 11.1.3 EMC 要件：
      4. 11.1.4 適合テストの要件：
      5. 11.1.5 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 メカニカル データ

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
サーマルパッド・メカニカル・データ

9.1.1 CAN BUS の負荷、長さ、ノード数

ISO 11898-2:2024 規格では、最大バス長 40m、最大スタブ長 0.3m と規定されています。ただし、注意深く設計すれば、より長いケーブル、より長いスタブ長、より多くのノードをバスに接続することができます。ノード数が多い場合は、このトランシーバファミリのような高入力インピーダンスのトランシーバが必要になります。

多くの CAN の組織および規格は、元の ISO 11898-2:2024 規格外のアプリケーションへと CAN の使用を拡大してきました。これらの組織は、データレート、ケーブル長、バスの寄生負荷にシステムレベルのトレードオフを実行しました。これらの CAN システムレベル仕様の例としては、ARINC825、CANopen、DeviceNet、SAEJ2284、SAEJ1939、NMEA200 などがあります。

CAN ネットワークのシステム設計は、一連のトレードオフです。ISO11898-2 では、ドライバの差動出力は 60Ω のバス負荷 (並列に配置された 2 つの終端抵抗) により規定され、この差動出力は 1.5V を上回る必要があります。TCAN285x-Q1 は、この負荷範囲において 1.5V の要件を満たすことが規定されており、45Ω のバス負荷で 1.4V の差動出力を満たすように規定されています。このトランシーバファミリの差動入力抵抗は最小で 30kΩ です。167 個のこれらのトランシーバをバス上で並列に接続する場合は、終端から 60Ω と並列に接続された 180Ω の差動負荷に相当し、合計バス負荷は 45Ω になります。したがって、このファミリは理論的には、各受信ノードで最小差動入力電圧要件として 1.2V までのマージンを備えた単一のバスセグメント上で、167 個を超えるトランシーバをサポートします。ただし、CAN 回路の設計では、システムおよびケーブル配線全体での信号損失、寄生負荷、タイミング、回路の不均衡、グランドオフセット、および信号品位に対してマージンを与える必要があるため、実際の最大ノード数がはるかに少なくなります。また、バス長は、慎重なシステム設計およびデータレートとのトレードオフにより、元の ISO 11898-2:2024 規格の 40m を超えて延長することもできます。たとえば、CANopen ネットワーク設計ガイドラインによると、終端抵抗やケーブル配線を変更し、64 ノード未満にし、データ レートを大幅に低下させてもいい場合、ネットワークを最大 1km にすることができます。

CAN 回路設計のこの柔軟性は、システムレベルの回路拡張と追加の標準を元の ISO11898-2 CAN 標準に基づいて構築できるようにする重要な強みの 1 つです。ただし、この柔軟性を使用する場合、CAN 回路システムの設計者は回路の動作を堅牢なものにするため回路を適切に設計する必要があります。