LMK03328
- Ultra-low noise, high performance
- Jitter: 100fs RMS typical, FOUT > 100MHz
- PSNR: –80dBc, robust supply noise immunity
- Flexible device options
- Up to 8 AC-LVPECL, AC-LVDS, AC-CML, HCSL or LVCMOS outputs, or any combination
- Pin mode, I2C mode, and EEPROM mode
- 71-pin selectable pre-programmed default start-up options
- Dual inputs with automatic or
manual selection
- Crystal input: 10MHz to 52MHz
- External input: 1MHz to 300MHz
- Frequency margining options
- Fine frequency margining (±50ppm typical) using low-cost pullable crystal reference
- Glitchless coarse frequency margining (%) using output dividers
- Other features
- Supply: 3.3V core, 1.8V, 2.5V, 3.3V output
- Industrial temperature range (–40°C to 85°C)
- Package: 7mm × 7mm 48-WQFN
The LMK03328 device is an ultra-low-noise clock generator that has two fractional-N frequency synthesizers with integrated VCOs, flexible clock distribution and fan-out, and pin-selectable configuration states stored in an on-chip EEPROM. The device can generate multiple clocks for various multi-gigabit serial interfaces and digital devices, which can reduce the BOM cost and board area, and can improve reliability by replacing multiple oscillators and clock distribution devices. The ultra-low-jitter reduces bit error rate (BER) in high-speed serial links.
您可能會感興趣的類似產品
功能相同，但針腳輸出與所比較的裝置不同。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK03328 Ultra-Low Jitter Clock Generator With Two Independent PLLs, Eight Outputs, Integrated EEPROM datasheet (Rev. E) | PDF | HTML | 2024/9/17 | ||
| 應用說明 | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 | |||
| 技術文章 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021/3/24 | |||
| 應用說明 | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020/9/30 | |||
| 技術文章 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017/3/23 | |||
| 技術文章 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016/5/17 | |||
| 技術文章 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016/3/10 | |||
| 應用說明 | Clocking High Speed Serial Links with LMK033X8 (Rev. A) | 2016/1/7 | ||||
| 應用說明 | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015/12/12 | ||||
| 技術文章 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015/12/9 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK03328EVM — 具有 2 個 PLL、8 個差動輸出和 2 個輸入的 LMK03328EVM 超低抖動時鐘產生器 EVM
LMK03328EVM 評估模組提供完整的時脈平台，用於評估德州儀器 LMK03328 超低抖動時脈產生器的 100fs RMS 抖動性能與接腳/軟體設定模式及功能，該產生器配備雙 PLL、8 個輸出、2 個輸入與整合式 EEPROM。
LMK03328EVM 可做為彈性、多重輸出的時脈來源，用於合規性測試、性能評估與初期系統原型設計。邊緣發射 SMA 連接埠提供存取 LMK03328 時鐘輸入與輸出的途徑，以便使用市售同軸電纜、轉接器或平衡不平衡轉換器（不包含在內）介接測試設備與參考板。此連接功能可實現 TI LMK03328 與第三方 FPGA/ASIC/SoC (...)
SNAC069 — LMK03328EVM Default EEPROM Image File
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
德州儀器 (TI) 的時鐘及合成器 (TICS) 專業級軟體用於編程具有以下前置字元的產品編號的評估模組 (EVM)：CDC、LMK 和 LMX。這些產品包括鎖相迴路及電壓控制振盪器 (PLL+VCO)、合成器和時鐘裝置。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。